- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄19837 > EPM9560ARI240-10 (Altera)IC MAX 9000 CPLD 560 240-RQFP PDF資料下載
參數(shù)資料
| 型號： | EPM9560ARI240-10 |
| 廠商： | Altera |
| 文件頁數(shù)： | 9/46頁 |
| 文件大小： | 0K |
| 描述： | IC MAX 9000 CPLD 560 240-RQFP |
| 產(chǎn)品變化通告： | Package Change 30/Jun/2010 |
| 標準包裝： | 24 |
| 系列： | Max® 9000 |
| 可編程類型： | 系統(tǒng)內(nèi)可編程 |
| 最大延遲時間 tpd(1)： | 10.0ns |
| 電壓電源 - 內(nèi)部： | 4.5 V ~ 5.5 V |
| 邏輯元件/邏輯塊數(shù)目： | 35 |
| 宏單元數(shù)： | 560 |
| 門數(shù)： | 12000 |
| 輸入/輸出數(shù)： | 191 |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 240-BFQFP 裸露焊盤 |
| 供應商設備封裝： | 240-RQFP（32x32） |
| 包裝： | 托盤 |
| 其它名稱： | 544-2365 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁當前第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁
Altera Corporation
17
MAX 9000 Programmable Logic Device Family Data Sheet
Figure 10. MAX 9000 IOC
I/O pins can be used as input, output, or bidirectional pins. Each IOC has
an IOC register with a clock enable input. This register can be used either
as an input register for external data that requires fast setup times, or as an
output register for data that requires fast clock-to-output performance.
The IOC register clock enable allows the global clock to be used for fast
clock-to-output performance, while maintaining the flexibility required
for selective clocking.
The clock, clock enable, clear, and output enable controls for the IOCs are
provided by a network of I/O control signals. These signals can be
supplied by either the dedicated input pins or internal logic. The IOC
control-signal paths are designed to minimize the skew across the device.
All control-signal sources are buffered onto high-speed drivers that drive
the signals around the periphery of the device. This “peripheral bus” can
be configured to provide up to eight output enable signals, up to four
clock signals, up to six clock enable signals, and up to two clear signals.
Table 6 on page 18 shows the sources that drive the peripheral bus and
how the IOC control signals share the peripheral bus.
Slew-Rate
Control
From Row or
Column FastTrack
Interconnect
4
2
8
13
To Row or
Column FastTrack
Interconnect
OE [7..0]
CLK [3..0]
ENA [5..0]
CLR [1..0]
Peripheral Control
Bus [12..0]
CLRN
DQ
ENA
VCC
6
VCC
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| LTC4253IGN#PBF | IC HOT SWAP CONTRLR -48V 16-SSOP |
| ISL61851ECBZ | IC USB PWR CTRLR DUAL 8SOIC |
| VI-2WX-CY-F4 | CONVERTER MOD DC/DC 5.2V 50W |
| EPM7256AEFI256-7 | IC MAX 7000 CPLD 256 256-FBGA |
| TIM226K035P0Z | CAP TANT 22UF 35V 10% RADIAL |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| EPM9560BI356-15 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述: |
| EPM9560BI356-20 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述: |
| EPM9560GI280-15 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述: |
| EPM9560GI280-20 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述: |
| EPM9560RC208-15 | 制造商:Altera Corporation 功能描述:IC MAX |
發(fā)布緊急采購，3分鐘左右您將得到回復。