Notes to tables: (1) These values are specified under the recommende" />
參數資料
型號： EPM7032STI44-7N
廠商： Altera
文件頁數： 33/66頁
文件大?。?/td> 0K
描述： IC MAX 7000 CPLD 32 44-TQFP
產品變化通告： MAX 7000 Series Obsolescence 08/Jun/2009
標準包裝： 160
系列： MAX® 7000
可編程類型： 系統內可編程
最大延遲時間 tpd(1)： 7.5ns
電壓電源 - 內部： 4.5 V ~ 5.5 V
邏輯元件/邏輯塊數目： 2
宏單元數： 32
門數： 600
輸入/輸出數： 36
工作溫度： -40°C ~ 85°C
安裝類型： 表面貼裝
封裝/外殼： 44-TQFP
供應商設備封裝： 44-TQFP（10x10）
包裝： 托盤
其它名稱： 544-2006
EPM7032STI44-7N-ND
Altera Corporation
39
MAX 7000 Programmable Logic Device Family Data Sheet
Notes to tables:
(1)
These values are specified under the recommended operating conditions shown in Table 14. See Figure 13 for more
information on switching waveforms.
(2)
This parameter applies to MAX 7000E devices only.
(3)
This minimum pulse width for preset and clear applies for both global clear and array controls. The tLPA parameter
must be added to this minimum width if the clear or reset signal incorporates the tLAD parameter into the signal
path.
(4)
This parameter is a guideline that is sample-tested only and is based on extensive device characterization. This
parameter applies for both global and array clocking.
(5)
These parameters are measured with a 16-bit loadable, enabled, up/down counter programmed into each LAB.
(6)
The fMAX values represent the highest frequency for pipelined data.
(7)
Operating conditions: VCCIO = 3.3 V ± 10% for commercial and industrial use.
(8)
The tLPA parameter must be added to the tLAD, tLAC, tIC, tEN, tSEXP, tACL, and tCPPW parameters for macrocells
running in the low-power mode.
Tables 27 and 28 show the EPM7032S AC operating conditions.
Table 27. EPM7032S External Timing Parameters (Part 1 of 2)
Symbol
Parameter
Conditions
Speed Grade
Unit
-5
-6
-7
-10
Min
Max
Min
Max
Min
Max
Min
Max
tPD1
Input to non-registered output
C1 = 35 pF
5.0
6.0
7.5
10.0
ns
tPD2
I/O input to non-registered
output
C1 = 35 pF
5.0
6.0
7.5
10.0
ns
tSU
Global clock setup time
2.9
4.0
5.0
7.0
ns
tH
Global clock hold time
0.0
ns
tFSU
Global clock setup time of fast
input
2.5
3.0
ns
tFH
Global clock hold time of fast
input
0.0
0.5
ns
tCO1
Global clock to output delay
C1 = 35 pF
3.2
3.5
4.3
5.0
ns
tCH
Global clock high time
2.0
2.5
3.0
4.0
ns
tCL
Global clock low time
2.0
2.5
3.0
4.0
ns
tASU
Array clock setup time
0.7
0.9
1.1
2.0
ns
tAH
Array clock hold time
1.8
2.1
2.7
3.0
ns
tACO1
Array clock to output delay
C1 = 35 pF
5.4
6.6
8.2
10.0
ns
tACH
Array clock high time
2.5
3.0
4.0
ns
tACL
Array clock low time
2.5
3.0
4.0
ns
tCPPW
Minimum pulse width for clear
and preset
2.5
3.0
4.0
ns
tODH
Output data hold time after
clock
C1 = 35 pF (3)
1.0
ns
tCNT
Minimum global clock period
5.7
7.0
8.6
10.0
ns
fCNT
Maximum internal global clock
frequency
175.4
142.9
116.3
100.0
MHz
tACNT
Minimum array clock period
5.7
7.0
8.6
10.0
ns
相關PDF資料
PDF描述
AGM22DRST-S664 CONN EDGECARD 44POS DIP .156 SLD
MIC5256-2.85BM5 TR IC REG LDO 2.85V .15A SOT23-5
V375A3V3E264BF CONVERTER MOD DC/DC 3.3V 264W
V375A3V3E264BL3 CONVERTER MOD DC/DC 3.3V 264W
GBC06DRXS CONN EDGECARD 12POS DIP .100 SLD
相關代理商/技術參數
參數描述
EPM7032TC44-10 制造商:Altera Corporation 功能描述:IC CPLD 32MC 10NS 44TQFP 制造商:Altera Corporation 功能描述:IC MAX 44TQFP
EPM7032TC44-12 制造商:Altera Corporation 功能描述:IC MAX 44TQFP 制造商:Altera Corporation 功能描述:IC CPLD 32MC 12NS 44TQFP
EPM7032TC4415 制造商:ALTERA 功能描述:*
EPM7032TC44-15 功能描述:IC MAX 7000 CPLD 32 44-TQFP RoHS:否 類別:集成電路 (IC) >> 嵌入式 - CPLD（復雜可編程邏輯器件） 系列:MAX® 7000 標準包裝:24 系列:CoolRunner II 可編程類型:系統內可編程 最大延遲時間 tpd(1):7.1ns 電壓電源 - 內部:1.7 V ~ 1.9 V 邏輯元件/邏輯塊數目:24 宏單元數:384 門數:9000 輸入/輸出數:173 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:208-BFQFP 供應商設備封裝:208-PQFP（28x28） 包裝:托盤
EPM7032TC44-6 制造商:Altera Corporation 功能描述:IC MAX 44TQFP 制造商:Altera Corporation 功能描述:IC CPLD 32MC 6NS 44TQFP
發(fā)布緊急采購，3分鐘左右您將得到回復。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數量 廠商 批號 封裝
添加更多采購

我的聯系方式

*
*
*