參數(shù)資料
型號: EDS1232AABB
廠商: Elpida Memory, Inc.
英文描述: 128M bits SDRAM
中文描述: 128兆位內(nèi)存
文件頁數(shù): 16/55頁
文件大?。?/td> 564K
代理商: EDS1232AABB
EDS1232CABB, EDS1232CATA
Preliminary Data Sheet E0247E40 (Ver. 4.0)
16
Truth Table
Command Truth Table
CKE
BA0,
A9 - A0,
Function
Symbol
n – 1
n
/CS
/RAS
/CAS
/WE
BA1
A10
A11
Device deselect
DESL
H
×
×
H
×
×
×
×
×
×
×
×
×
No operation
NOP
H
L
H
H
H
Burst stop
BST
H
×
L
H
H
L
×
×
×
Read
READ
H
×
L
H
L
H
V
L
V
Read with auto precharge
READA
H
×
×
L
H
L
H
V
H
V
Write
WRIT
H
L
H
L
L
V
L
V
Write with auto precharge
WRITA
H
×
L
H
L
L
V
H
V
Bank activate
ACT
H
×
L
L
H
H
V
V
V
Precharge select bank
PRE
H
×
L
L
H
L
V
L
×
Precharge all banks
PALL
H
×
L
L
H
L
×
H
×
Mode register set
Remark: H: VIH. L: VIL.
×
: VIH or VIL, V = Valid data
MRS
H
×
L
L
L
L
L
L
V
DQM Truth Table
CKE
DQM
Function
Symbol
n – 1
n
0
1
2
3
Data write / output enable
Data mask / output disable
ENB
MASK
H
H
×
×
×
×
×
×
×
×
×
×
L
H
L
H
L
H
L
H
DQ0 to DQ7 write enable/output enable
ENB0
H
L
×
×
×
L
×
×
×
DQ8 to DQ15 write enable/output enable
ENB1
H
×
×
×
L
DQ16 to DQ23 write enable/output enable
ENB2
H
×
×
×
H
DQ24 to DQ31 write enable/output enable
ENB3
H
×
×
×
L
DQ0 to DQ7 write inhibit/output disable
MASK0
H
H
×
×
×
DQ8 to DQ15 write inhibit/output disable
MASK 1
H
×
×
×
DQ16 to DQ23 write inhibit/output disable
MASK 2
H
×
×
H
DQ24 to DQ31 write inhibit/output disable
Remark: H: VIH. L: VIL.
×
: VIH or VIL
MASK 3
H
×
H
相關(guān)PDF資料
PDF描述
EDS1232AABB-60L-E 128M bits SDRAM
EDS1232AABB-75-E 128M bits SDRAM
EDS1232AASE 26481083
EDS1232AATA 128M bits SDRAM
EDS1232AATA-60 128M bits SDRAM
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
EDS1232AABB-60 制造商:未知廠家 制造商全稱:未知廠家 功能描述:SDRAM|4X1MX32|CMOS|BGA|90PIN|PLASTIC
EDS1232AABB-60-E 制造商:ELPIDA 制造商全稱:Elpida Memory 功能描述:128M bits SDRAM
EDS1232AABB-60L 制造商:未知廠家 制造商全稱:未知廠家 功能描述:SDRAM|4X1MX32|CMOS|BGA|90PIN|PLASTIC
EDS1232AABB-60L-E 制造商:ELPIDA 制造商全稱:Elpida Memory 功能描述:128M bits SDRAM
EDS1232AABB-75 制造商:未知廠家 制造商全稱:未知廠家 功能描述:SDRAM|4X1MX32|CMOS|BGA|90PIN|PLASTIC