- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄384280 > EDE5104ABSE-4A-E (ELPIDA MEMORY INC) 512M bits DDR2 SDRAM PDF資料下載
參數(shù)資料
| 型號： | EDE5104ABSE-4A-E |
| 廠商： | ELPIDA MEMORY INC |
| 元件分類： | DRAM |
| 英文描述： | 512M bits DDR2 SDRAM |
| 中文描述： | 128M X 4 DDR DRAM, 0.6 ns, PBGA64 |
| 封裝： | ROHS COMPLIANT, FBGA-64 |
| 文件頁數(shù)： | 12/66頁 |
| 文件大?。?/td> | 697K |
| 代理商： | EDE5104ABSE-4A-E |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁當(dāng)前第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁
EDE5104ABSE, EDE5108ABSE, EDE5116ABSE
Data Sheet E0323E90 (Ver. 9.0)
12
AC Characteristics (TC = 0 to +85
°
C, VDD, VDDQ = 1.8V
±
0.1V, VSS, VSSQ = 0V)
-5C
-4A
Frequency (Mbps)
533
400
Parameter
Symbol min.
max.
min.
max.
Unit
Notes
/CAS latency
CL
4
5
3
5
tCK
Active to read or write command delay
tRCD
15
15
ns
Precharge command period
Active to active/auto refresh command
time
DQ output access time from CK, /CK
tRP
15
15
ns
tRC
55
55
ns
tAC
500
+500
600
+600
ps
DQS output access time from CK, /CK tDQSCK
450
+450
500
+500
ps
CK high-level width
tCH
0.45
0.55
0.45
0.55
tCK
CK low-level width
tCL
0.45
min.
(tCL, tCH)
3750
0.55
0.45
min.
(tCL, tCH)
5000
0.55
tCK
CK half period
tHP
ps
Clock cycle time
tCK
8000
8000
ps
DQ and DM input hold time
tDH
225
275
ps
5
DQ and DM input setup time
Control and Address input pulse width
for each input
DQ and DM input pulse width for each
input
Data-out high-impedance time from
CK,/CK
Data-out low-impedance time from
CK,/CK
DQS-DQ skew for DQS and associated
DQ signals
DQ hold skew factor
tDS
100
150
ps
4
tIPW
0.6
0.6
tCK
tDIPW
0.35
0.35
tCK
tHZ
tAC max.
tAC max.
ps
tLZ
tAC min.
tAC max.
tAC min.
tAC max.
ps
tDQSQ
300
350
ps
tQHS
400
450
ps
DQ/DQS output hold time from DQS
Write command to first DQS latching
transition
DQS input high pulse width
tQH
tHP – tQHS
tHP – tQHS
ps
tDQSS
WL
0.25
WL + 0.25
WL
0.25
WL + 0.25
tCK
tDQSH
0.35
0.35
tCK
DQS input low pulse width
tDQSL
0.35
0.35
tCK
DQS falling edge to CK setup time
tDSS
0.2
0.2
tCK
DQS falling edge hold time from CK
tDSH
0.2
0.2
tCK
Mode register set command cycle time tMRD
2
2
tCK
Write preamble setup time
tWPRES 0
0
tCK
Write postamble
tWPST
0.4
0.6
0.4
0.6
tCK
Write preamble
tWPRE 0.25
0.25
tCK
Address and control input hold time
tIH
375
475
ps
5
Address and control input setup time
tIS
250
350
ps
4
Read preamble
tRPRE
0.9
1.1
0.9
1.1
tCK
Read postamble
tRPST
0.4
0.6
0.4
0.6
tCK
Active to precharge command
tRAS
40
70000
40
70000
ns
Active to auto-precharge delay
tRAP
tRCD min.
tRCD min.
ns
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| EDE5108ABSE-4A-E | 512M bits DDR2 SDRAM |
| EDE5104ABSE-5C-E | 512M bits DDR2 SDRAM |
| EDE5108ABSE-5C-E | 512M bits DDR2 SDRAM |
| EDE5108AESK-4A-E | 512M bits DDR2 SDRAM |
| EDE5108AESK-5C-E | 512M bits DDR2 SDRAM |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| EDE5104ABSE-5C-E | 制造商:ELPIDA 制造商全稱:Elpida Memory 功能描述:512M bits DDR2 SDRAM |
| EDE5104AESK | 制造商:ELPIDA 制造商全稱:Elpida Memory 功能描述:512M bits DDR2 SDRAM |
| EDE5104AESK-4A-E | 制造商:ELPIDA 制造商全稱:Elpida Memory 功能描述:512M bits DDR2 SDRAM |
| EDE5104AESK-5C-E | 制造商:ELPIDA 制造商全稱:Elpida Memory 功能描述:512M bits DDR2 SDRAM |
| EDE5104AESK-6E-E | 制造商:ELPIDA 制造商全稱:Elpida Memory 功能描述:512M bits DDR2 SDRAM |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。