參數(shù)資料
型號(hào): DP8441
文件頁(yè)數(shù): 44/46頁(yè)
文件大?。?/td> 644K
代理商: DP8441
13.0 Errata for DP8440/41
(Continued)
ERRATUM
Y
7
Both CS and ADS are sampled asynchronously to the clock,
consequently there should be no overlap in their assertion
unless an access is being attempted.
Recommended Fix
Avoid asserting CS and ADS simultaneously unless attempt-
ing a DRAM access.
Illegal Overlap of CS and ADS
TL/F/11718–47
44
相關(guān)PDF資料
PDF描述
DP84412J DRAM Controller
DP84412N DRAM Controller
DP8441VLJ DRAM Controller
DP84422BN DRAM Controller
DP84422J DRAM Controller
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
DP84412J 制造商:未知廠(chǎng)家 制造商全稱(chēng):未知廠(chǎng)家 功能描述:DRAM Controller
DP84412J/A+ 制造商:未知廠(chǎng)家 制造商全稱(chēng):未知廠(chǎng)家 功能描述:DRAM Controller
DP84412N 制造商:未知廠(chǎng)家 制造商全稱(chēng):未知廠(chǎng)家 功能描述:DRAM Controller
DP84412N/A+ 制造商:未知廠(chǎng)家 制造商全稱(chēng):未知廠(chǎng)家 功能描述:DRAM Controller
DP84412N/B+ 制造商:未知廠(chǎng)家 制造商全稱(chēng):未知廠(chǎng)家 功能描述:DRAM Controller