- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄369679 > CYNSE70256 Network Processing PDF資料下載
參數(shù)資料
| 型號： | CYNSE70256 |
| 英文描述： | Network Processing |
| 中文描述： | 網(wǎng)絡處理 |
| 文件頁數(shù)： | 117/126頁 |
| 文件大?。?/td> | 3302K |
| 代理商： | CYNSE70256 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁當前第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁
CYNSE70032
Document #: 38-02042 Rev. *E
Page 117 of 126
Table 19-3. Operating Range for CYNSE70032
20.0
AC Timing Waveforms
Table 20-1
shows the AC timing parameters for the CYNSE70032 device;
Table 20-2
shows the same parameters but for 2.5V.
Figure 20-1
shows the device’s input wave form, and
Figure 20-2
and
Figure 20-3
show the device’s output load.
Figure 20-4
shows a timing waveform diagram.
Range
Commercial
Industrial
Ambient Temperature
0
°
C to +70
°
C
–40
°
C to +85
°
C
V
CC
+2.5V to +3.3V ±5%
+2.5V to +3.3V ±5%
Table 20-1. AC Timing Parameters with CLK2X
Parameter
F
CLOCK
t
CLK
T
CKHI
T
CKLO
T
ISCH
T
IHCH
T
ICSCH
T
ICHCH
T
CKHOV
T
CKHDV
T
CKHDZ
T
CKHSV
T
CKHSHZ
T
CKHSLZ
Description
CYNSE70032-066 CYNSE70032-083
Min.
Max.
133
7.5
3.0
3.0
2.5
0.6
4.2
0.6
8.5
9.0
8.5
9.0
6.5
7.0
Unit
MHz
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
Min.
Max.
166
CLK2X frequency
CLK2X period
CLK2X high pulse
[11]
CLK2X low pulse
[11]
Input set-up time to CLK2X rising edge
[11]
Input hold time to CLK2X rising edge
[11]
Cascaded input set-up time to CLK2X rising edge
[11]
Cascaded input hold time to CLK2X rising edge
[11]
Rising edge of CLK2X to LHO, FULO, BHO, FULL valid
[12]
Rising edge of CLK2X to DQ valid
[12]
Rising edge of CLK2X to DQ High-Z
[13]
Rising edge of CLK2X to SRAM bus valid
[12]
Rising edge of CLK2X to SRAM bus High-Z
[13]
Rising edge of CLK2X to SRAM bus Low-Z
[13]
6.0
2.4
2.4
1.8
0.6
3.5
0.6
7.0
7.5
7.0
7.5
6.0
6.5
Table 20-2. Test Conditions of CYNSE70032
Conditions
Results
Input pulse levels (V
DDQ
= 3.3V)
Input pulse levels (V
DDQ
= 2.5V)
Input rise and fall times measured at 0.3V and 2.7V (V
DDQ
= 3.3V)
Input rise and fall times measured at 0.25V and 2.25V (V
DDQ
= 2.5V)
Input timing reference levels (V
DDQ
= 3.3V)
Input timing reference levels (V
DDQ
= 2.5V)
Output reference levels (V
DDQ
= 3.3V)
Output reference levels (V
DDQ
= 2.5V)
Output load
Notes:
11.
Values are based on 50% signal levels.
12. Based on an AC load of CL = 30 pF (see
Figure 20-1
,
Figure 20-2
, and
Figure 20-3
).
13. These parameters are sampled but not 100% tested, and are based on an AC load of 5 pF.
GND to 3.0V
GND to 2.5V
≤
2 ns (see
Figure 20-1
)
≤
2 ns (see
Figure 20-1
)
1.5V
1.25V
1.5V
1.25V
See
Figure 20-2
and
Figure 20-3
相關PDF資料 |
PDF描述 |
|---|---|
| CZET101 | Clock Driver |
| CZEU101 | Quad Peripheral Driver |
| CZEZ101 | Triple Peripheral Driver |
| CZSP103 | Voltage Reference |
| CZT122 | TRANSISTOR | BJT | DARLINGTON | NPN | 100V V(BR)CEO | 5A I(C) | SOT-223 |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| CYNSE70256-66BGC | 制造商:Cypress Semiconductor 功能描述: |
| CYNSE70256-66BHC | 制造商:Cypress Semiconductor 功能描述:COMMUNICATIONS, NETWORK SEARCH ENGINE - Trays |
| CYONS10017-LBXC | 制造商:Cypress Semiconductor 功能描述: |
| CYONS1001G-LBXC | 制造商:Cypress Semiconductor 功能描述: 制造商:Rochester Electronics LLC 功能描述: |
| CYONS1001L | 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:OvationONS⑩ 1L - Laser Navigation Sensor |
發(fā)布緊急采購，3分鐘左右您將得到回復。