參數(shù)資料
型號: CY37512P352-83BGC
英文描述: Electrically-Erasable Complex PLD
中文描述: 電可擦除復(fù)雜可編程邏輯器件
文件頁數(shù): 9/66頁
文件大小: 2069K
代理商: CY37512P352-83BGC
Ultra37000 CPLD Family
Ultra37000: December 13, 1996
Revision: March 15, 2001
9
Logic Block Diagrams
CY37032 / CY37032V
LOGIC
BLOCK
B
LOGIC
BLOCK
A
36
16
36
16
Input
Clock/
Input
16 I/Os
16 I/Os
I/O
0
I/O
15
I/O
16
I/O
31
4
4
4
16
16
TDI
TCK
TMS
TDO
JTAG Tap
Controller
1
PIM
JTAG
EN
LOGIC
BLOCK
D
LOGIC
BLOCK
C
LOGIC
BLOCK
A
LOGIC
BLOCK
B
36
16
36
16
36
16
36
16
Input
Clock/
Input
16 I/Os
16 I/Os
16 I/Os
16 I/Os
I/O
0
-I/O
15
I/O
16
-I/O
31
I/O
48
-I/O
63
I/O
32
-I/O
47
4
4
4
32
32
TDI
TCK
TMS
TDO
JTAG Tap
Controller
1
PIM
CY37064 / CY37064V (100-Lead TQFP)
相關(guān)PDF資料
PDF描述
CY37512VP256-66BGI Electrically-Erasable Complex PLD
CY37512VP352-66BGI Electrically-Erasable Complex PLD
CY37032VP Programmable Logic
CY37032VP44-143AC
CY37032VP48-100BAC
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
CY37512P352-83BGI 制造商:Cypress Semiconductor 功能描述:CPLD Ultra37000 Family 15K Gates 512 Macro Cells 83MHz 5V 388-Pin BGA 制造商:Cypress Semiconductor 功能描述:CPLD Ultra37000 Family 15K Gates 512 Macro Cells 83MHz CMOS Technology 5V 388-Pin BGA
CY37512VP208-66NC 制造商:Cypress Semiconductor 功能描述:CPLD Ultra37000 Family 15K Gates 512 Macro Cells 66MHz 3.3V 208-Pin PQFP
CY37512VP208-66NI 制造商:Cypress Semiconductor 功能描述:
CY37512VP208-66NXI 功能描述:IC CPLD 512 MACROCELL 208BQFP RoHS:是 類別:集成電路 (IC) >> 嵌入式 - CPLD(復(fù)雜可編程邏輯器件) 系列:Ultra37000™ 標(biāo)準(zhǔn)包裝:24 系列:CoolRunner II 可編程類型:系統(tǒng)內(nèi)可編程 最大延遲時(shí)間 tpd(1):7.1ns 電壓電源 - 內(nèi)部:1.7 V ~ 1.9 V 邏輯元件/邏輯塊數(shù)目:24 宏單元數(shù):384 門數(shù):9000 輸入/輸出數(shù):173 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:208-BFQFP 供應(yīng)商設(shè)備封裝:208-PQFP(28x28) 包裝:托盤
CY37512VP208-83NC 制造商:Cypress Semiconductor 功能描述:CPLD Ultra37000 Family 15K Gates 512 Macro Cells 83MHz CMOS Technology 3.3V 208-Pin PQFP