- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄366980 > CY37128P Programmable Logic PDF資料下載
參數(shù)資料
| 型號(hào)： | CY37128P |
| 英文描述： | Programmable Logic |
| 中文描述： | 可編程邏輯 |
| 文件頁(yè)數(shù)： | 17/62頁(yè) |
| 文件大?。?/td> | 1782K |
| 代理商： | CY37128P |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)當(dāng)前第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)
Ultra37000 CPLD Family
Document #: 38-03007 Rev. *C
Page 17 of 62
3.3V AC Test Loads and Waveforms
295
(COM’L)
393
(MIL)
AC Characteristics
90%
10%
3.0V
GND
90%
10%
ALL INPUT PULSES
3.3V
OUTPUT
35 pF
INCLUDING
JIG AND
SCOPE
3.3V
OUTPUT
5 pF
INCLUDING
JIG AND
SCOPE
(a)
(b)
<2 ns
OUTPUT
340
(COM’L)
453
(MIL)
Equivalent to:
THéVENIN EQUIVALENT
158
(COM’L)
1.77V (COM'L)
1.77V (MIL)
295
(COM'L)
393
(MIL)
340
(COM'L)
453
(MIL)
<2 ns
(c)
270
(MIL)
5 OR 35 pF
Parameter
[11]
t
ER(–)
V
X
1.5V
Output Waveform—Measurement Level
t
ER(+)
2.6V
t
EA(+)
1.5V
t
EA(–)
V
the
(d) Test Waveforms
V
OH
V
X
0.5V
V
OL
V
X
0.5V
V
X
V
OH
0.5V
V
X
V
OL
0.5V
Switching Characteristics
Over the Operating Range
[12]
Parameter
Combinatorial Mode Parameters
t
PD[13, 14, 15]
t
PDL[13, 14, 15]
t
PDLL[13, 14, 15]
t
EA[13, 14, 15]
t
ER[11, 13]
Input Register Parameters
t
WL
Notes:
11.
t
measured with 5-pF AC Test Load and t
measured with 35-pF AC Test Load.
12. All AC parameters are measured with two outputs switching and 35-pF AC Test Load.
13. Logic Blocks operating in Low-Power Mode, add t
to this spec.
14. Outputs using Slow Output Slew Rate, add t
SLEW
to this spec.
15. When V
CCO
= 3.3V, add t
3.3IO
to this spec.
Description
Unit
Input to Combinatorial Output
Input to Output Through Transparent Input or Output Latch
Input to Output Through Transparent Input and Output Latches
Input to Output Enable
Input to Output Disable
ns
ns
ns
ns
ns
Clock or Latch Enable Input LOW Time
[8]
ns
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| CY37128P160-125AI | |
| CY37128VP | Programmable Logic |
| CY37192P160-154AC | |
| CY37192VP | Programmable Logic |
| CY37256VP208-66NI | Electrically-Erasable Complex PLD |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| CY37128P100-100AC | 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:5V, 3.3V, ISRTM High-Performance CPLDs |
| CY37128P100-100AI | 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:5V, 3.3V, ISRTM High-Performance CPLDs |
| CY37128P100-100AXC | 功能描述:CPLD - 復(fù)雜可編程邏輯器件 128 Macrocell 5V COM RoHS:否 制造商:Lattice 系列: 存儲(chǔ)類型:EEPROM 大電池?cái)?shù)量:128 最大工作頻率:333 MHz 延遲時(shí)間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| CY37128P100-100AXI | 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:5V, 3.3V, ISRTM High-Performance CPLDs |
| CY37128P100-125AC | 制造商:Cypress Semiconductor 功能描述:CPLD Ultra37000 Family 3.8K Gates 128 Macro Cells 125MHz CMOS Technology 5V 100-Pin TQFP 制造商:Cypress Semiconductor 功能描述:CPLD Ultra37000 Family 3.8K Gates 128 Macro Cells 125MHz 5V 100-Pin TQFP |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。