- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄366953 > CXD2932AR-2 GPS Base Band LSI PDF資料下載
參數(shù)資料
| 型號： | CXD2932AR-2 |
| 英文描述： | GPS Base Band LSI |
| 中文描述： | 全球定位系統(tǒng)基帶芯片 |
| 文件頁數(shù)： | 17/27頁 |
| 文件大?。?/td> | 264K |
| 代理商： | CXD2932AR-2 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁當(dāng)前第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁
–
17
–
CXD2931R-9/GA-9
External Data Access Timing (XCS0, DCS0 to DCS5/no data wait)
(1) Read (byte access/no data wait)
(2) Write (byte access/no data wait)
No.
(a)
(b)
(c)
(d)
(e)
(f)
(g)
(h)
(i)
(j)
(k)
(l)
Item
Read/write cycle time (Fex: @20MHz)
Address delay time
Chip select fall delay time
Chip select rise delay time
Read signal fall delay time
Read signal rise delay time
Read data setup time
Read data hold time
Write signal fall delay time
Write signal rise delay time
Write data established time
Write data hold time
Min.
—
—
3
3
2
2
16
0
0
0
—
5
Typ.
100
—
—
—
—
—
—
—
—
—
—
—
Max.
—
12
13
13
8
10
—
—
2
3
12
—
Unit
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
The load capacitance = 30pF.
CLKOUT
(h)
(b)
(c)
(d)
(e)
(f)
(g)
DADR
XCS0, DCS0 to DCS5
DRD
DB
(a)
(8)
CLKOUT
(l)
(b)
(c)
(d)
(i)
(j)
(k)
DADR
XCS0, DCS0 to DCS5
DWR
DB
(a)
(8)
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| CXD8069G | Color Encoder Circuit |
| CXD8068G | Video Encoder |
| CXD8110K | Special Function Video Processor |
| CXD8129K | Special Function Video Processor |
| CXE15 | High Efficiency DC/DC Converters |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| CXD2951GA-2 | 制造商:SONY 制造商全稱:Sony Corporation 功能描述:Single Chip GPS LSI |
| CXD2951GA-4 | 制造商:SONY 制造商全稱:Sony Corporation 功能描述:Single Chip GPS LSI |
| CXD2951GA-4-T6 | 制造商:SONY 功能描述: |
| CXD2951GL-4 | 制造商:SONY 制造商全稱:Sony Corporation 功能描述:Single Chip GPS LSI |
| CXD2956AGL-1 | 制造商:SONY 制造商全稱:Sony Corporation 功能描述:GPS Baseband LSI |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。