- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄26510 > CS5346-DQZR (CIRRUS LOGIC INC) PDF資料下載
參數(shù)資料
| 型號： | CS5346-DQZR |
| 廠商： | CIRRUS LOGIC INC |
| 元件分類： | ADC |
| 中文描述： | 2-CH 24-BIT DELTA-SIGMA ADC, SERIAL ACCESS, PQFP48 |
| 封裝： | LEAD FREE, MS-022, LQFP-48 |
| 文件頁數(shù)： | 26/40頁 |
| 文件大?。?/td> | 402K |
| 代理商： | CS5346-DQZR |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁當前第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁
32
DS861PP2
CS5346
7.4
MCLK Frequency - Address 05h
7.4.1
Master Clock Dividers (Bits 6:4)
Function:
Sets the frequency of the supplied MCLK signal. See Table 8 for the appropriate settings.
7.5
PGAOut Control - Address 06h
7.5.1
PGAOut Source Select (Bit 6)
Function:
This bit is used to configure the PGAOut pins to be either high impedance or PGA outputs. Refer to
7.6
Channel B PGA Control - Address 07h
7.6.1
Channel B PGA Gain (Bits 5:0)
Function:
76
543
21
0
Reserved
MCLK
Freq2
MCLK
Freq1
MCLK
Freq0
Reserved
MCLK Divider
MCLK Freq2
MCLK Freq1
MCLK Freq0
÷1
000
÷1.5
001
÷2
010
÷3
011
÷4
100
Reserved
101
Reserved
11
x
Table 8. MCLK Frequency
76
543
21
0
Reserved
PGAOut
Reserved
PGAOut
PGAOutA & PGAOutB
0
High Impedance
1
PGA Output
Table 9. PGAOut Source Selection
76
543
21
0
Reserved
Gain5
Gain4
Gain3
Gain2
Gain1
Gain0
相關PDF資料 |
PDF描述 |
|---|---|
| CS5346-DQZ | |
| CSBLA455KJ58-B0 | |
| CSTCC2M00G56-R0 | |
| CSTCE10M0G52A-R0 | |
| CSTCC2M00G56Z-R0 | |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| CS5349-000 | 制造商:TE Connectivity 功能描述:4110-10-340812 |
| CS5349-BP | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Analog-to-Digital Converter， 16-Bit |
| CS5349-BS | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Analog-to-Digital Converter， 16-Bit |
| CS5349-KP | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Analog-to-Digital Converter， 16-Bit |
| CS5349-KS | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Analog-to-Digital Converter， 16-Bit |
發(fā)布緊急采購，3分鐘左右您將得到回復。