- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄26510 > CS5346-DQZR (CIRRUS LOGIC INC) PDF資料下載
參數(shù)資料
| 型號： | CS5346-DQZR |
| 廠商： | CIRRUS LOGIC INC |
| 元件分類： | ADC |
| 中文描述： | 2-CH 24-BIT DELTA-SIGMA ADC, SERIAL ACCESS, PQFP48 |
| 封裝： | LEAD FREE, MS-022, LQFP-48 |
| 文件頁數(shù)： | 11/40頁 |
| 文件大?。?/td> | 402K |
| 代理商： | CS5346-DQZR |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁當前第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁
DS861PP2
19
CS5346
SWITCHING CHARACTERISTICS - CONTROL PORT - SPI FORMAT
Inputs: Logic 0 = DGND = AGND = 0 V, Logic 1 = VLC, CL =30pF.
18. Data must be held for sufficient time to bridge the transition time of CCLK.
19. For fsck <1 MHz.
Parameter
Symbol
Min
Max
Units
CCLK Clock Frequency
fsck
-6.0
MHz
RST Rising Edge to CS Falling
tsrs
500
-
ns
CS High Time Between Transmissions
tcsh
1.0
-
s
CS Falling to CCLK Edge
tcss
20
-
ns
CCLK Low Time
tscl
66
-
ns
CCLK High Time
tsch
66
-
ns
CDIN to CCLK Rising Setup Time
tdsu
40
-
ns
CCLK Rising to DATA Hold Time
tdh
15
-
ns
CCLK Falling to CDOUT Stable
tpd
-50
ns
Rise Time of CDOUT
tr1
-25
ns
Fall Time of CDOUT
tf1
-25
ns
Rise Time of CCLK and CDIN
tr2
-
100
ns
Fall Time of CCLK and CDIN
tf2
-
100
ns
t r2
t f2
t dsu
t dh
t sch
t scl
CS
CCLK
CDIN
t css
t pd
CDOUT
t csh
RST
t srs
Figure 6. Control Port Timing - SPI Format
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| CS5346-DQZ | |
| CSBLA455KJ58-B0 | |
| CSTCC2M00G56-R0 | |
| CSTCE10M0G52A-R0 | |
| CSTCC2M00G56Z-R0 | |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| CS5349-000 | 制造商:TE Connectivity 功能描述:4110-10-340812 |
| CS5349-BP | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Analog-to-Digital Converter， 16-Bit |
| CS5349-BS | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Analog-to-Digital Converter， 16-Bit |
| CS5349-KP | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Analog-to-Digital Converter， 16-Bit |
| CS5349-KS | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Analog-to-Digital Converter， 16-Bit |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。