- 您現在的位置：買賣IC網 > PDF目錄26509 > CS2300P-DZZR (CIRRUS LOGIC INC) PDF資料下載
參數資料
| 型號： | CS2300P-DZZR |
| 廠商： | CIRRUS LOGIC INC |
| 元件分類： | PLL合成/DDS/VCOs |
| 中文描述： | PHASE LOCKED LOOP, 30 MHz, PDSO10 |
| 封裝： | 3 MM, LEAD FREE, MO-187, MSOP-10 |
| 文件頁數： | 7/26頁 |
| 文件大?。?/td> | 434K |
| 代理商： | CS2300P-DZZR |
CS2300-OTP
DS844F2
15
5.5
PLL Clock Output
The PLL clock output pin (CLK_OUT) provides a buffered version of the output of the frequency synthesizer.
The driver can be set to high-impedance with the M2 pin when the M2Config[1:0] global parameter is set to
either 000 or 010. The output from the PLL automatically drives a static low condition while the PLL is un-
locked (when the clock may be unreliable). This feature can be disabled by setting the ClkOutUnl global
parameter, however the state CLK_OUT may then be unreliable during an unlock condition.
Figure 11. PLL Clock Output Options
Referenced Control
Parameter Definition
ClkOutUnl..............................“Enable PLL Clock Output on Unlock (ClkOutUnl)” on page 20
ClkOutDis ..............................“M2 Configured as Output Disable” on page 17
M2Config[2:0]........................“M2 Pin Configuration (M2Config[2:0])” on page 21
PLL Locked/Unlocked
PLL Output
2:1 Mux
M2 pin with
M2Config[1:0] = 000, 010
2:1 Mux
ClkOutUnl
0
PLL Clock Output Pin
(CLK_OUT)
0
1
0
1
PLL Clock Output
PLLClkOut
相關PDF資料 |
PDF描述 |
|---|---|
| CS3511-CNZR | |
| CS35L00-CNZ | |
| CS4207-DNZR | |
| CS4207-DNZ | |
| CS4207-CNZR | |
相關代理商/技術參數 |
參數描述 |
|---|---|
| CS2300P-EZZ | 功能描述:IC - GENERAL PURPOSE PLL CRYSTAL 制造商:cirrus logic inc. 系列:* 零件狀態(tài):在售 標準包裝:96 |
| CS2300P-EZZR | 功能描述:IC - GENERAL PURPOSE PLL CRYSTAL 制造商:cirrus logic inc. 系列:* 零件狀態(tài):在售 標準包裝:4,000 |
| CS23030 | 制造商:Philco/Philips 功能描述: |
| CS23-04GO2 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Netzthyristoren Phase control thyristors |
| CS23-08GO2 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Netzthyristoren Phase control thyristors |
發(fā)布緊急采購，3分鐘左右您將得到回復。