- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄379858 > CDP1881CE (INTERSIL CORP) CMOS 6-Bit Latch and Decoder Memory Interfaces PDF資料下載
參數(shù)資料
| 型號： | CDP1881CE |
| 廠商： | INTERSIL CORP |
| 元件分類： | 通用總線功能 |
| 英文描述： | CMOS 6-Bit Latch and Decoder Memory Interfaces |
| 中文描述： | HIGH LEVEL TRIGGERED D LATCH, TRUE OUTPUT, PDIP20 |
| 封裝： | PLASTIC, DIP-20 |
| 文件頁數(shù)： | 7/8頁 |
| 文件大小： | 48K |
| 代理商： | CDP1881CE |
4-7
FIGURE 5. CDP1800-SERIES SYSTEM USING THE CDP1882
FIGURE 6. 6K-BYTE ROM SYSTEMS USING THE CDP1882
CDP1882
LATCH/
DECODER
CS3
CS2
CS1
CS0
CLK
CE
MA0 - MA5
A8 - A11
TO OTHER
CHIP SELECTS
WAIT
CLR
TPA
MRD
MWR
CDP1800
SERIES
CPU
CSI/OE
CDM5332
4K x 8
ROM
A0 - A7
CS2
A8 - A11
ADDRESS BUS
OE
CDM6116A
2K x 8
RAM
A8 - A10
CE
WE
DATA BUS
ADDRESS BUS
A0 - A7
CDP1882
LATCH/
DECODER
CS3
CS2
CS1
CS0
CLK
CE
MA0 - MA5
A8 - A11
WAIT
CLR
TPA
MRD
CDP1800
SERIES
CPU
CSI/OE
CDM5332
4K x 8
ROM
A0 - A7
CS2
A8 - A11
CDM5332
4K x 8
ROM
A8 - A11
CSI/OE
CS2
A0 - A7
CDM5332
4K x 8
ROM
A8 - A11
CSI/OE
CS2
A0 - A7
ADDRESS BUS
ADDRESS BUS
DATA BUS
CDM5332
4K x 8
ROM
A8 - A11
CSI/OE
CS2
A0 - A7
CDP1881C, CDP1882, CDP1882C
相關PDF資料 |
PDF描述 |
|---|---|
| CDP1881C | CMOS 6-Bit Latch and Decoder Memory Interfaces(CMOS ６位鎖存和解碼存儲器接口) |
| CDP1882 | CMOS 6-Bit Latch and Decoder Memory Interfaces(CMOS ６位鎖存和解碼存儲器接口) |
| CDP1882C | CMOS 6-Bit Latch and Decoder Memory Interfaces(CMOS ６位鎖存和解碼存儲器接口) |
| CDP1882CEX | CMOS 6-Bit Latch and Decoder Memory Interfaces |
| CDP1882CE | CMOS 6-Bit Latch and Decoder Memory Interfaces |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| CDP1881CE WAF | 制造商:Harris Corporation 功能描述: |
| CDP1881E | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Logic IC |
| CDP1882 | 制造商:INTERSIL 制造商全稱:Intersil Corporation 功能描述:CMOS 6-Bit Latch and Decoder Memory Interfaces |
| CDP1882 WAF | 制造商:Harris Corporation 功能描述: |
| CDP1882C | 制造商:INTERSIL 制造商全稱:Intersil Corporation 功能描述:CMOS 6-Bit Latch and Decoder Memory Interfaces |
發(fā)布緊急采購，3分鐘左右您將得到回復。