- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄379831 > CDCL6010_07 (Texas Instruments, Inc.) 1.8V, 11 Output Clock Multiplier, Distributor, Jitter Cleaner, and Buffer PDF資料下載
參數(shù)資料
| 型號： | CDCL6010_07 |
| 廠商： | Texas Instruments, Inc. |
| 英文描述： | 1.8V, 11 Output Clock Multiplier, Distributor, Jitter Cleaner, and Buffer |
| 中文描述： | 1.8伏，11輸出時鐘倍頻，分銷商，抖動清除器和緩沖器 |
| 文件頁數(shù)： | 5/27頁 |
| 文件大小： | 571K |
| 代理商： | CDCL6010_07 |
第1頁第2頁第3頁第4頁當(dāng)前第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁
www.ti.com
AC ELECTRICAL CHARACTERISTICS FOR THE SDA/SCL INTERFACE
(1)
CDCL6010
SLLS780–FEBRUARY 2007
AC ELECTRICAL CHARACTERISTICS (continued)
Over recommended operating conditions (unless otherwise noted).
PARAMETER
TEST CONDITIONS
MIN
TYP
MAX
UNIT
J
OUT
Residual clock output jitter
F
= 30.72MHz, F
= 61.44MHz
400kHz PLL bandwidth
10Hz–1MHz offset
2.01
ps RMS
1MHz–20MHz offset
0.45
ps RMS
12kHz–20MHz offset
2.11
ps RMS
T
P
Input-to-output delay
F
= 30.72MHz, F
= 30.72MHz
YP[9:0] outputs, PLL bypass mode
3
ns
F
= 30.72MHz, F
= 61.44MHz
YP[9:0] outputs, PLL mode
150
ps
F
= 30.72MHz, F
= 61.44MHz
YP[9:0] outputs relative to YP[0]
TS
OUT
Clock output skew
–64
64
ps
DCycle
OUT
Clock output duty cycle
(1)
45
55
%
(1)
Output duty cycle of the bypass output and for post-divide ratio = 1 is just as good as the input duty cycle.
PARAMETER
MIN
TYP
MAX
400
UNIT
kHz
μ
s
μ
s
μ
s
μ
s
μ
s
μ
s
μ
s
μ
s
μ
s
μ
s
f
SCL
t
h(START)
t
w(SCLL)
t
w(SCLH)
t
su(START)
t
h(SDATA)
t
su(DATA)
t
r(SDATA)
t
f(SDATA)
t
su(STOP)
t
BUS
SCL frequency
START hold time
SCL low-pulse duration
SCL high-pulse duration
START setup time
SDA hold time
SDA setup time
SCL / SDA input rise time
SCL / SDA input fall time
STOP setup time
Bus free time
0.6
1.3
0.6
0.6
0
0.6
0.3
0.3
0.6
1.3
(1)
See
Figure 4
for the timing behavior.
5
Submit Documentation Feedback
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| CDCLVP110LQFP | LOW-VOLTAGE 1:10 LVPECL/HSTL WITH SELECTABLE INPUT CLOCK DRIVER |
| CDCU2A877ZQL | 1.8-V PHASE LOCK LOOP CLOCK DRIVER |
| CDCU877AGQL | 1.8V PHASE LOCK LOOP CLOCK DRIVER |
| CDCU877AZQL | 1.8V PHASE LOCK LOOP CLOCK DRIVER |
| CDCU877GQL | 1.8V PHASE LOCK LOOP CLOCK DRIVER |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| CDCL6010RGZR | 功能描述:時鐘合成器/抖動清除器 11Outputs Clock Mult Dist Cleaner Buffer RoHS:否 制造商:Skyworks Solutions, Inc. 輸出端數(shù)量: 輸出電平: 最大輸出頻率: 輸入電平: 最大輸入頻率:6.1 GHz 電源電壓-最大:3.3 V 電源電壓-最小:2.7 V 封裝 / 箱體:TSSOP-28 封裝:Reel |
| CDCL6010RGZRG4 | 功能描述:時鐘合成器/抖動清除器 1.8V 11-Output Clock Mult Distr Jitter RoHS:否 制造商:Skyworks Solutions, Inc. 輸出端數(shù)量: 輸出電平: 最大輸出頻率: 輸入電平: 最大輸入頻率:6.1 GHz 電源電壓-最大:3.3 V 電源電壓-最小:2.7 V 封裝 / 箱體:TSSOP-28 封裝:Reel |
| CDCL6010RGZT | 功能描述:時鐘合成器/抖動清除器 11Outputs Clock Mult Dist Cleaner Buffer RoHS:否 制造商:Skyworks Solutions, Inc. 輸出端數(shù)量: 輸出電平: 最大輸出頻率: 輸入電平: 最大輸入頻率:6.1 GHz 電源電壓-最大:3.3 V 電源電壓-最小:2.7 V 封裝 / 箱體:TSSOP-28 封裝:Reel |
| CDCL6010RGZTG4 | 功能描述:時鐘合成器/抖動清除器 1.8V 11-Output Clock Mult Distr Jitter RoHS:否 制造商:Skyworks Solutions, Inc. 輸出端數(shù)量: 輸出電平: 最大輸出頻率: 輸入電平: 最大輸入頻率:6.1 GHz 電源電壓-最大:3.3 V 電源電壓-最小:2.7 V 封裝 / 箱體:TSSOP-28 封裝:Reel |
| CDCLP2 | 制造商:Panduit Corp 功能描述:CORNER WIRING DUCT CLIP |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。