參數(shù)資料
型號： CD4042BMS
廠商： Intersil Corporation
英文描述： CMOS Quad Clocked D Latch(CMOS 四路時鐘鎖存器)
中文描述： 的CMOS四時鐘D鎖存器（的CMOS四路時鐘鎖存器）
文件頁數(shù)： 4/8頁
文件大?。?/td> 63K
代理商： CD4042BMS
7-871
Specifications CD4042BMS
Propagation Delay
Data in to Q
TPHL1
TPLH1
VDD = 10V
VDD = 15V
VDD = 10V
VDD = 15V
VDD = 10V
VDD = 15V
VDD = 10V
VDD = 15V
VDD = 10V
VDD = 15V
VDD = 5V
VDD = 10V
VDD = 15V
VDD = 5V
VDD = 10V
VDD = 15V
VDD = 5V
VDD = 10V
VDD = 15V
VDD = 5V
VDD = 10V
VDD = 15V
Any Input
1, 2, 3
1, 2, 3
1, 2, 3
1, 2, 3
1, 2, 3
1, 2, 3
1, 2, 3
1, 2, 3
1, 2, 3
1, 2, 3
1, 2, 3
1, 2, 3
1, 2, 3
1, 2, 3
1, 2, 3
1, 2, 3
1, 2, 3
1, 2, 3
1, 2, 3
1, 2, 3
1, 2, 3
1, 2, 3
1, 2
+25
o
C
+25
o
C
+25
o
C
+25
o
C
+25
o
C
+25
o
C
+25
o
C
+25
o
C
+25
o
C
+25
o
C
+25
o
C
+25
o
C
+25
o
C
+25
o
C
+25
o
C
+25
o
C
+25
o
C
+25
o
C
+25
o
C
+25
o
C
+25
o
C
+25
o
C
+25
o
C
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
110
80
150
100
200
160
230
180
100
80
*
*
*
50
30
25
120
60
50
200
100
60
7.5
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
-
-
-
ns
ns
ns
ns
ns
ns
ns
ns
ns
pF
Propagation Delay
Data in to Q
TPHL2
TPLH2
Propagation Delay
Clock to Q
TPHL3
TPLH3
Propagation Delay
Clock to Q
TPLH4
TPHL4
Transition Time
TTHL
Clock Input Rise and Fall
Time (Note 4)
TRCL
TFCL
Minimum Data Setup
Time
TS
Minimum Data Hold Time
TH
Minimum Clock Pulse
Width
TW
Input Capacitance
NOTES:
1. All voltages referenced to device GND.
2. The parameters listed on Table 3 are controlled via design or process and are not directly tested. These parameters are characterized
on initial design release and upon design changes which would affect these characteristics.
3. CL = 50pF, RL = 200K.
4. * Not sensitive
CIN
TABLE 4. POST IRRADIATION ELECTRICAL PERFORMANCE CHARACTERISTICS
PARAMETER
SYMBOL
CONDITIONS
NOTES
TEMPERATURE
+25
o
C
+25
o
C
+25
o
C
LIMITS
UNITS
MIN
MAX
Supply Current
IDD
VDD = 20V, VIN = VDD or GND
1, 4
-
7.5
μ
A
N Threshold Voltage
VNTH
VDD = 10V, ISS = -10
μ
A
VDD = 10V, ISS = -10
μ
A
1, 4
-2.8
-0.2
V
N Threshold Voltage
Delta
VTN
1, 4
-
±
1
V
P Threshold Voltage
VTP
VSS = 0V, IDD = 10
μ
A
VSS = 0V, IDD = 10
μ
A
1, 4
+25
o
C
+25
o
C
0.2
2.8
V
P Threshold Voltage
Delta
VTP
1, 4
-
±
1
V
Functional
F
VDD = 18V, VIN = VDD or GND
1
+25
o
C
VOH >
VDD/2
VOL <
VDD/2
V
VDD = 3V, VIN = VDD or GND
Propagation Delay Time
TPHL
TPLH
VDD = 5V
1, 2, 3, 4
+25
o
C
-
1.35 x
+25
o
C
Limit
ns
NOTES: 1. All voltages referenced to device GND.
2. CL = 50pF, RL = 200K, Input TR, TF < 20ns.
3. See Table 2 for +25
o
C limit.
4. Read and Record
TABLE 3. ELECTRICAL PERFORMANCE CHARACTERISTICS
(Continued)
PARAMETER
SYMBOL
CONDITIONS
NOTES
TEMPERATURE
LIMITS
MIN
UNITS
MAX
相關(guān)PDF資料
PDF描述
CD4043BMS CMOS Quad 3 State R/S Latches(CMOS四 R/S鎖存器（三態(tài)）)
CD4044BC Quad 3-STATE NAND R/S Latches(四3態(tài)輸入與非邏輯R/S緩沖器)
CD4044BPW Single 100Mbps Digital Isolator with Enable 8-SOIC -40 to 125
CD4044BDWR Single 100Mbps Digital Isolator 8-SOIC -40 to 125
CD4043BPW CMOS QUAD 3-STATE R/S LATCHES
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
CD4042BNS 制造商:Texas Instruments 功能描述:
CD4042BNSR 功能描述:閉鎖 CMOS Quad Clocked ’D’ Latch RoHS:否 制造商:Micrel 電路數(shù)量:1 邏輯類型:CMOS 邏輯系列:TTL 極性:Non-Inverting 輸出線路數(shù)量:9 高電平輸出電流: 低電平輸出電流: 傳播延遲時間: 電源電壓-最大:12 V 電源電壓-最小:5 V 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 封裝 / 箱體:SOIC-16 封裝:Reel
CD4042BNSRE4 功能描述:閉鎖 CMOS Quad Clocked ’D’ Latch RoHS:否 制造商:Micrel 電路數(shù)量:1 邏輯類型:CMOS 邏輯系列:TTL 極性:Non-Inverting 輸出線路數(shù)量:9 高電平輸出電流: 低電平輸出電流: 傳播延遲時間: 電源電壓-最大:12 V 電源電壓-最小:5 V 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 封裝 / 箱體:SOIC-16 封裝:Reel
CD4042BNSRG4 功能描述:閉鎖 CMOS Quad Clocked ’D’ Latch RoHS:否 制造商:Micrel 電路數(shù)量:1 邏輯類型:CMOS 邏輯系列:TTL 極性:Non-Inverting 輸出線路數(shù)量:9 高電平輸出電流: 低電平輸出電流: 傳播延遲時間: 電源電壓-最大:12 V 電源電壓-最小:5 V 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 封裝 / 箱體:SOIC-16 封裝:Reel
CD4042BPW 功能描述:閉鎖 CMOS Quad Clocked ’D’ Latch RoHS:否 制造商:Micrel 電路數(shù)量:1 邏輯類型:CMOS 邏輯系列:TTL 極性:Non-Inverting 輸出線路數(shù)量:9 高電平輸出電流: 低電平輸出電流: 傳播延遲時間: 電源電壓-最大:12 V 電源電壓-最小:5 V 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 封裝 / 箱體:SOIC-16 封裝:Reel
發(fā)布緊急采購，3分鐘左右您將得到回復。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*