- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄4432 > APA300-FGG256I (Microsemi SoC)IC FPGA PROASIC+ 300K 256-FBGA PDF資料下載
參數(shù)資料
| 型號： | APA300-FGG256I |
| 廠商： | Microsemi SoC |
| 文件頁數(shù)： | 158/178頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC FPGA PROASIC+ 300K 256-FBGA |
| 標準包裝： | 90 |
| 系列： | ProASICPLUS |
| RAM 位總計： | 73728 |
| 輸入/輸出數(shù)： | 186 |
| 門數(shù)： | 300000 |
| 電源電壓： | 2.3 V ~ 2.7 V |
| 安裝類型： | 表面貼裝 |
| 工作溫度： | -40°C ~ 85°C |
| 封裝/外殼： | 256-LBGA |
| 供應商設備封裝： | 256-FPBGA（17x17） |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁當前第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁
ProASICPLUS Flash Family FPGAs
2- 70
v5.9
Synchronous FIFO Read, Pipeline Mode Outputs (Synchronous Pipelined)
Note: The plot shows the normal operation status.
Figure 2-43 Synchronous FIFO Read, Pipeline Mode Outputs (Synchronous Pipelined)
Table 2-66 TJ = 0°C to 110°C; VDD = 2.3 V to 2.7 V for Commercial/Industrial
TJ = –55°C to 150°C, VDD = 2.3 V to 2.7 V for Military/MIL-STD-883
Symbol txxx
Description
Min.
Max.
Units
Notes
CCYC
Cycle time
7.5
ns
CMH
Clock high phase
3.0
ns
CML
Clock low phase
3.0
ns
ECBA
New EMPTY access from RCLKS
↓
3.0*
ns
FCBA
FULL
↓ access from RCLKS ↓
3.0*
ns
ECBH, FCBH,
THCBH
Old EMPTY, FULL, EQTH, & GETH valid hold
time from RCLKS
↓
1.0
ns
Empty/full/thresh are invalid from the end of
hold until the new access is complete
OCA
New DO access from RCLKS
↑
2.0
ns
OCH
Old DO valid from RCLKS
↑
0.75
ns
RDCH
RDB hold from RCLKS
↑
0.5
ns
RDCS
RDB setup to RCLKS
↑
1.0
ns
RPCA
New RPE access from RCLKS
↑
4.0
ns
RPCH
Old RPE valid from RCLKS
↑
1.0
ns
HCBA
EQTH or GETH access from RCLKS
↓
4.5
ns
Note: *At fast cycles, ECBA and FCBA = MAX (7.5 ns – CMS), 3.0 ns.
RCLK
RPE
RDATA
EMPTY
EQTH, GETH
FULL
Old Data Out
New Valid Data Out
RDB
Cycle Start
Old RPE Out
New RPE Out
tECBH, tFCBH
tRDCH
tRDCS
tOCA
tECBA, tFCBA
tTHCBH
tHCBA
tCMH
tCML
tCCYC
tRPCH
tOCH
tRPCA
相關PDF資料 |
PDF描述 |
|---|---|
| A54SX16P-TQ176I | IC FPGA SX 24K GATES 176-TQFP |
| A54SX16P-1TQ176 | IC FPGA SX 24K GATES 176-TQFP |
| HMM44DRYF | CONN EDGECARD 88POS DIP .156 SLD |
| AMM25DRMN | CONN EDGECARD 50POS .156 WW |
| A54SX16P-1TQG176 | IC FPGA SX 24K GATES 176-TQFP |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| APA300-FGG256M | 制造商:Microsemi Corporation 功能描述:FPGA PROASICPLUS 300K GATES 180MHZ 0.22UM 2.5V 256FBGA - Trays |
| APA300-FGGB | 制造商:ACTEL 制造商全稱:Actel Corporation 功能描述:ProASIC Flash Family FPGAs |
| APA300-FGGES | 制造商:ACTEL 制造商全稱:Actel Corporation 功能描述:ProASIC Flash Family FPGAs |
| APA300-FGGI | 制造商:ACTEL 制造商全稱:Actel Corporation 功能描述:ProASIC Flash Family FPGAs |
| APA300-FGGM | 制造商:ACTEL 制造商全稱:Actel Corporation 功能描述:ProASIC Flash Family FPGAs |
發(fā)布緊急采購，3分鐘左右您將得到回復。