- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄385095 > AK5388 (Asahi Kasei Microsystems Co.,Ltd) 120dB 24-bit 192kHz 4-Channel ADC PDF資料下載
參數(shù)資料
| 型號： | AK5388 |
| 廠商： | Asahi Kasei Microsystems Co.,Ltd |
| 英文描述： | 120dB 24-bit 192kHz 4-Channel ADC |
| 中文描述： | 120dB的24位192kHz的4通道ADC |
| 文件頁數(shù)： | 12/27頁 |
| 文件大?。?/td> | 384K |
| 代理商： | AK5388 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁當前第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁
[AK5388]
Note 14. BICK rising edge must not occur at the same time as LRCK edge.
Note 15. SDTO2 output is fixed to “L”.
Note 16. This value is MCLK=512fs. Duty cycle is not guaranteed when MCLK=256fs/384fs.
Note 17. The AK5388 can be reset by bringing the PDN pin = “L”.
Note 18. This cycle is the number of LRCK rising edges from the PDN pin = “H”.
■
Timing Diagram
1/fCLK
tCLKL
VIH
tCLKH
MCLK
VIL
1/fs
LRCK
VIH
VIL
tBCK
tBCKL
VIH
tBCKH
BICK
VIL
Figure 1. Clock Timing (TDM0 pin = “L”)
1/fCLK
tCLKL
VIH
tCLKH
MCLK
VIL
1/fs
LRCK
VIH
VIL
tLRL
tLRH
tBCK
tBCKL
VIH
tBCKH
BICK
VIL
Figure 2. Clock Timing (TDM0 pin = “H”)
Rev. 0.3
2007/10
- 12 -
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| AK5392 | Enhanced Dual Bit 24Bit ADC |
| AK5392-VS | Enhanced Dual Bit 24Bit ADC |
| AK5393 | Enhanced Dual bit 96 kHz 24-bit ADC |
| AK5393-VS | Enhanced Dual bit 96 kHz 24-bit ADC |
| AK5482 | 10 BIT 20MHZ AD CONVERTER |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| AK5388_09 | 制造商:AKM 制造商全稱:AKM 功能描述:120dB 24-bit 192kHz 4-Channel ADC |
| AK5388A | 制造商:AKM 制造商全稱:AKM 功能描述:120dB 24-bit 192kHz 4-Channel ADC |
| AK5388AEQ | 制造商:AKM 制造商全稱:AKM 功能描述:120dB 24-bit 192kHz 4-Channel ADC |
| AK5388AEQP | 制造商:Asahi Kasei Microsystems Co Ltd 功能描述: 制造商:Asahi Kasei Microsystems Co Ltd 功能描述:IC ADC 24BIT SRL 216K 4CH 44LQFP |
| AK5388EQ | 制造商:Asahi Kasei Microsystems Co Ltd 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復。