- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄385093 > AK4645 (Asahi Kasei Microsystems Co.,Ltd) Stereo CODEC with MIC/HP-AMP PDF資料下載
參數(shù)資料
| 型號： | AK4645 |
| 廠商： | Asahi Kasei Microsystems Co.,Ltd |
| 元件分類： | Codec |
| 英文描述： | Stereo CODEC with MIC/HP-AMP |
| 中文描述： | 立體聲編解碼器麥克風(fēng)/惠普腺苷 |
| 文件頁數(shù)： | 93/96頁 |
| 文件大小： | 821K |
| 代理商： | AK4645 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁當(dāng)前第93頁第94頁第95頁第96頁
ASAHI KASEI
[AK4645]
MS0543-E-00
2006/09
- 93 -
Stop of Clock
Master clock can be stopped when ADC and DAC are not used.
1. PLL Master Mode
External MCKI
PMPLL bit
(Addr:01H, D0)
MCKO bit
(Addr:01H, D1)
Input
(3)
(1)
(2)
"1" or "0"
Example:
Audio I/F Format: MSB justified (ADC & DAC)
BICK frequency at Master Mode: 64fs
Input Master Clock Select at PLL Mode: 11.2896MHz
Sampling Frequency: 8kHz
(3) Stop an external MCKI
(1) (2) Addr:01H, Data:08H
Figure 83. Clock Stopping Sequence (1)
<Example>
(1) Power down PLL: PMPLL bit = “1”
→
“0”
(2) Stop MCKO clock: MCKO bit = “1”
→
“0”
(3) Stop an external master clock.
2. PLL Slave Mode (LRCK or BICK pin)
External BICK
PMPLL bit
(Addr:01H, D0)
Input
(1)
(2)
External LRCK
Input
(2)
Example
Audio I/F Format : MSB justified (ADC & DAC)
PLL Reference clock: BICK
BICK frequency: 64fs
Sampling Frequency: 8kHz
(1) Addr:01H, Data:00H
(2) Stop the external clocks
Figure 84. Clock Stopping Sequence (2)
<Example>
(1) Power down PLL: PMPLL bit = “1”
→
“0”
(2) Stop the external BICK and LRCK clocks
3. PLL Slave (MCKI pin)
External MCKI
PMPLL bit
(Addr:01H, D0)
Input
(1)
(2)
MCKO bit
(Addr:01H, D1)
(1)
Example
Audio I/F Format: MSB justified (ADC & DAC)
PLL Reference clock: MCKI
BICK frequency: 64fs
Sampling Frequency: 8kHz
(1) Addr:01H, Data:00H
(2) Stop the external clocks
Figure 85. Clock Stopping Sequence (3)
<Example>
(1) Power down PLL: PMPLL bit = “1”
→
“0”
Stop MCKO output: MCKO bit = “1”
→
“0”
(2) Stop the external master clock.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| AK4646EZ | Stereo CODEC with MIC/SPK-AMP |
| AK4646 | Stereo CODEC with MIC/SPK-AMP |
| AK4646EN | Stereo CODEC with MIC/SPK-AMP |
| AK4647 | Stereo CODEC with MIC/HP-AMP |
| AK4647VN | Stereo CODEC with MIC/HP-AMP |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| AK4645EN | 制造商:AKM 制造商全稱:AKM 功能描述:Stereo CODEC with MIC/HP-AMP |
| AK4645ENP-L | 制造商:Asahi Kasei Microsystems Co Ltd 功能描述: |
| AK4645EZ | 制造商:AKM 制造商全稱:AKM 功能描述:Stereo CODEC with MIC/HP-AMP |
| AK4646 | 制造商:AKM 制造商全稱:AKM 功能描述:Stereo CODEC with built-in MIC/SPK amplifier |
| AK4646_11 | 制造商:AKM 制造商全稱:AKM 功能描述:Stereo CODEC with MIC/SPK-AMP |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。