- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄4488 > AGLP125V2-CSG289I (Microsemi SoC)IC FPGA IGLOO PLUS 125K 289-CSP PDF資料下載
參數(shù)資料
| 型號： | AGLP125V2-CSG289I |
| 廠商： | Microsemi SoC |
| 文件頁數(shù)： | 119/134頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC FPGA IGLOO PLUS 125K 289-CSP |
| 標準包裝： | 152 |
| 系列： | IGLOO PLUS |
| 邏輯元件/單元數(shù)： | 3120 |
| RAM 位總計： | 36864 |
| 輸入/輸出數(shù)： | 212 |
| 門數(shù)： | 125000 |
| 電源電壓： | 1.14 V ~ 1.575 V |
| 安裝類型： | 表面貼裝 |
| 工作溫度： | -40°C ~ 85°C |
| 封裝/外殼： | 289-TFBGA，CSBGA |
| 供應(yīng)商設(shè)備封裝： | 289-CSP（14x14） |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁當前第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁
IGLOO PLUS Low Power Flash FPGAs
Revision 16
2-71
Table 2-95 RAM512X18
Commercial-Case Conditions: TJ = 70°C, Worst-Case VCC = 1.14 V
Parameter
Description
Std. Units
tAS
Address setup time
1.28
ns
tAH
Address hold time
0.25
ns
tENS
REN, WEN setup time
1.13
ns
tENH
REN, WEN hold time
0.13
ns
tDS
Input data (WD) setup time
1.10
ns
tDH
Input data (WD) hold time
0.55
ns
tCKQ1
Clock High to new data valid on RD (output retained)
6.56
ns
tCKQ2
Clock High to new data valid on RD (pipelined)
2.67
ns
tC2CRWH1
Address collision clk-to-clk delay for reliable read access after write on same address –
applicable to opening edge
0.29
ns
tC2CWRH1
Address collision clk-to-clk delay for reliable write access after read on same address –
applicable to opening edge
0.36
ns
tRSTBQ
RESET Low to data out Low on RD (flow through)
3.21
ns
RESET Low to data out Low on RD (pipelined)
3.21
ns
tREMRSTB
RESET removal
0.93
ns
tRECRSTB
RESET recovery
4.94
ns
tMPWRSTB RESET minimum pulse width
1.18
ns
tCYC
Clock cycle time
10.90
ns
FMAX
Maximum frequency
92
MHz
Notes:
1. For more information, refer to the application note Simultaneous Read-Write Operations in Dual-Port SRAM for Flash-
2. For specific junction temperature and voltage supply levels, refer to Table 2-6 on page 2-6 for derating values.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| ASC43DREH-S734 | CONN EDGECARD 86POS .100 EYELET |
| M1A3P1000-FG256 | IC FPGA M1 1KB FLASH 1M 256FBGA |
| FMC13DREN | CONN EDGECARD 26POS .100 EYELET |
| APA150-BG456 | IC FPGA PROASIC+ 150K 456-PBGA |
| FMC13DREH | CONN EDGECARD 26POS .100 EYELET |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| AGLP125-V2CSG289PP | 制造商:ACTEL 制造商全稱:Actel Corporation 功能描述:IGLOO PLUS Low-Power Flash FPGAs with FlashFreeze Technology |
| AGLP125-V2FCS289 | 制造商:ACTEL 制造商全稱:Actel Corporation 功能描述:IGLOO PLUS Low-Power Flash FPGAs with FlashFreeze Technology |
| AGLP125-V2FCS289ES | 制造商:ACTEL 制造商全稱:Actel Corporation 功能描述:IGLOO PLUS Low-Power Flash FPGAs with FlashFreeze Technology |
| AGLP125-V2FCS289I | 制造商:ACTEL 制造商全稱:Actel Corporation 功能描述:IGLOO PLUS Low-Power Flash FPGAs with FlashFreeze Technology |
| AGLP125-V2FCS289PP | 制造商:ACTEL 制造商全稱:Actel Corporation 功能描述:IGLOO PLUS Low-Power Flash FPGAs with FlashFreeze Technology |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。