參數(shù)資料
型號： ADSP-21364SBBC-ENG
廠商： ANALOG DEVICES INC
元件分類： 數(shù)字信號處理
英文描述： SHARC Processor
中文描述： 16-BIT, 55.55 MHz, OTHER DSP, PBGA136
封裝： MO-205AE, MBGA-136
文件頁數(shù)： 39/52頁
文件大?。?/td> 853K
代理商： ADSP-21364SBBC-ENG
ADSP-21364
Preliminary Technical Data
Rev. PrB
|
Page 39 of 52
|
September 2004
External PLL Mode
In External PLL Mode internal Digital PLL is disabled and the
receiver runs on the PLL that is connected to the processor
externally. This external PLL generates the 512 x Fs clock
(MCLK) from the reference clock (LRCLK) and gives it to
SPDIF receiver.
Table 35. SPDIF Receiver External PLL Mode Timing
Parameter
Timing Requirements
t
MCP
FMCLK
t
BDM
t
LDM
t
DDP
t
DDS
t
DDH
Min
Max
Unit
MCLK Period
MCLK Frequency (1/t
MCP
)
SCLK Propagation Delay from MCLK to the Falling Edge
LRCLK Propagation Delay From MCLK
Data Propagation Delay From MCLK
Data Output Setup To SCLK
Data Output Hold From SCLK
10
ns
MHz
ns
ns
ns
ns
ns
100
30
30
30
1/2 SCLK Period
1/2 SCLK Period
Figure 32. SPDIF Receiver External PLL Mode Timing
t
LDM
t
BDM
t
DDS
MSB
t
DDH
MCLKINPUT
(NOTTOSCALE)
BCLKOUTPUT
LRCLK
OUTPUT
SDATAOUTPUT
I2S-JUSTIFIED
MODE
t
DDP
t
DDS
t
DDH
t
DDP
MSB
LSB
t
DDH
t
DDS
SDATAOUTPUT
RIGHT-JUSTIFIED
MODE
相關PDF資料
PDF描述
ADSP-21364SBBCZENG SHARC Processor
ADSP-21364SBSQ-ENG SHARC Processor
ADSP-21364SBSQZENG SHARC Processor
ADSP-21364SCSQ-ENG SHARC Processor
ADSP-21364SCSQZENG SHARC Processor
相關代理商/技術參數(shù)
參數(shù)描述
ADSP-21364SBBCZENG 制造商:AD 制造商全稱:Analog Devices 功能描述:SHARC Processor
ADSP-21364SBSQ-ENG 制造商:AD 制造商全稱:Analog Devices 功能描述:SHARC Processor
ADSP-21364SBSQZENG 制造商:AD 制造商全稱:Analog Devices 功能描述:SHARC Processor
ADSP-21364SCSQ-ENG 制造商:AD 制造商全稱:Analog Devices 功能描述:SHARC Processor
ADSP-21364SCSQZENG 制造商:AD 制造商全稱:Analog Devices 功能描述:SHARC Processor
發(fā)布緊急采購，3分鐘左右您將得到回復。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*