參數(shù)資料
型號(hào)： ADAU1966WBSTZ
廠商： Analog Devices Inc
文件頁數(shù)： 15/52頁
文件大?。?/td> 0K
描述： IC DAC 24BIT SPI/I2C 192K 80LQFP
標(biāo)準(zhǔn)包裝： 1
位數(shù)： 24
數(shù)據(jù)接口： I²C，串行，SPI?
轉(zhuǎn)換器數(shù)目： 16
電壓電源： 模擬和數(shù)字
功率耗散（最大）： 511mW
工作溫度： -40°C ~ 105°C
安裝類型： 表面貼裝
封裝/外殼： 80-LQFP
供應(yīng)商設(shè)備封裝： 80-LQFP（14x14）
包裝： 托盤
輸出數(shù)目和類型： 16 電壓，單極
采樣率（每秒）： *
ADAU1966
Data Sheet
Rev. D | Page 22 of 52
Table 22. Pin Function Changes in Different Serial Audio Interface Modes
Signal
Stereo Modes
(SAI = 0 or 1)
TDM4 Mode
(SAI = 2)
TDM8 Mode
(SAI = 3)
TDM16 Mode
(SAI = 4)
DSDATA1
Channel 1/Channel 2
data in
Channel 1 to Channel 4
data in
Channel 1 to Channel 8
data in
Channel 1 to Channel 16
data in
DSDATA2
Channel 3/Channel 4
data in
Channel 5 to Channel 8
data in
Channel 9 to Channel 16
data in
Not used
DSDATA3
Channel 5/Channel 6
data in
Channel 9 to Channel 12
data in
Not used
DSDATA4
Channel 7/Channel 8
data in
Channel 13 to Channel 16
data in
Not used
DSDATA5
Channel 9/Channel 10
data in
Not used
DSDATA6
Channel 11/Channel 12
data in
Not used
Not Used
Not used
DSDATA7
Channel 13/Channel 14
data in
Not used
DSDATA8
Channel 15/Channel 16
data in
Not used
DLRCLK
DLRCLK in/DLRCLK out
TDM frame sync in/
TDM frame sync out
TDM frame sync in/
TDM frame sync out
TDM frame sync in/
TDM frame sync out
DBCLK
DBCLK in/DBCLK out
TDM DBCLK in/TDM
DBCLK out
TDM DBCLK in/TDM
DBCLK out
TDM DBCLK in/
TDM DBCLK out
Maximum Sample Rate
192 kHz
96 kHz
48 kHz
ADDITIONAL MODES
The ADAU1966 offers several additional modes for board level
design enhancements. To reduce the EMI in board level design,
serial data can be transmitted without an explicit DBCLK. See
Figure 20 for an example of a DAC TDM data transmission mode
that does not require a high speed DBCLK or an external MCLK.
This configuration is applicable when the ADAU1966 master
clock is generated by the PLL with the DLRCLK as the PLL
reference frequency.
To relax the requirement for the setup time of the ADAU1966 in
cases of high speed TDM data transmission, the ADAU1966 can
latch in the data using the falling edge of DBCLK; see the
BCLK_EDGE bit in the DAC_CTRL1 register. This effectively
dedicates the entire BCLK period to the setup time. This mode
is useful in cases where the source has a large delay time in the
serial data driver. Figure 21 shows this inverted DBCLK mode
of data transmission.
相關(guān)PDF資料
PDF描述
ADAV801ASTZ-REEL IC CODEC AUDIO R-DVD 3.3V 64LQFP
ADAV803ASTZ IC CODEC AUDIO R-DVD 3.3V 64LQFP
ADDAC80-CBI-V IC DAC 12BIT LOW COST 24-CDIP
ADG1201BRJZ-R2 IC SWITCH SPST NO SOT23
ADG1204YRUZ-REEL7 IC MULTIPLEXER 4X1 14TSSOP
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
ADAU1966WBSTZRL 功能描述:IC DAC 24BIT DIFF 80LQFP RoHS:是 類別:集成電路 (IC) >> 數(shù)據(jù)采集 - 數(shù)模轉(zhuǎn)換器 系列:- 標(biāo)準(zhǔn)包裝:47 系列:- 設(shè)置時(shí)間:2µs 位數(shù):14 數(shù)據(jù)接口:并聯(lián) 轉(zhuǎn)換器數(shù)目:1 電壓電源:單電源 功率耗散（最大）:55µW 工作溫度:-40°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:28-SSOP（0.209"，5.30mm 寬） 供應(yīng)商設(shè)備封裝:28-SSOP 包裝:管件 輸出數(shù)目和類型:1 電流，單極；1 電流，雙極 采樣率（每秒）:*
ADAU1977WBCPZ 功能描述:音頻模/數(shù)轉(zhuǎn)換器 IC Hi Perf Quad-ADC for in Cabin Noise Canc RoHS:否 制造商:Wolfson Microelectronics 轉(zhuǎn)換速率: 分辨率: ADC 輸入端數(shù)量: 工作電源電壓: 最大工作溫度: 最小工作溫度: 安裝風(fēng)格: 封裝 / 箱體: 封裝:
ADAU1977WBCPZ-R7 功能描述:音頻模/數(shù)轉(zhuǎn)換器 IC Hi Perf Quad-ADC for in Cabin Noise Canc RoHS:否 制造商:Wolfson Microelectronics 轉(zhuǎn)換速率: 分辨率: ADC 輸入端數(shù)量: 工作電源電壓: 最大工作溫度: 最小工作溫度: 安裝風(fēng)格: 封裝 / 箱體: 封裝:
ADAU1977WBCPZ-RL 功能描述:音頻模/數(shù)轉(zhuǎn)換器 IC Hi Perf Quad-ADC for in Cabin Noise Canc RoHS:否 制造商:Wolfson Microelectronics 轉(zhuǎn)換速率: 分辨率: ADC 輸入端數(shù)量: 工作電源電壓: 最大工作溫度: 最小工作溫度: 安裝風(fēng)格: 封裝 / 箱體: 封裝:
ADAU1978 制造商:AD 制造商全稱:Analog Devices 功能描述:Quad Analog-to-Digital Converter (ADC)
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號(hào)，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購

我的聯(lián)系方式

*
*
*