- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄1895 > ADAU1961WBCPZ-R7 (Analog Devices Inc)IC STEREO AUD CODEC LP 32LFCSP PDF資料下載
參數(shù)資料
| 型號： | ADAU1961WBCPZ-R7 |
| 廠商： | Analog Devices Inc |
| 文件頁數(shù)： | 18/76頁 |
| 文件大小： | 0K |
| 描述： | IC STEREO AUD CODEC LP 32LFCSP |
| 標(biāo)準(zhǔn)包裝： | 1,500 |
| 類型： | 音頻編解碼器 |
| 數(shù)據(jù)接口： | I²C，串行，SPI? |
| 分辨率（位）： | 24 b |
| ADC / DAC 數(shù)量： | 2 / 2 |
| 三角積分調(diào)變： | 無 |
| S/N 比，標(biāo)準(zhǔn) ADC / DAC (db)： | 98 / 98 |
| 動態(tài)范圍，標(biāo)準(zhǔn) ADC / DAC (db)： | 96 / 98 |
| 電壓 - 電源，模擬： | 2.97 V ~ 3.63 V |
| 電壓 - 電源，數(shù)字： | 2.97 V ~ 3.63 V |
| 工作溫度： | -40°C ~ 105°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 32-VFQFN 裸露焊盤，CSP |
| 供應(yīng)商設(shè)備封裝： | 32-LFCSP-EP（5x5） |
| 包裝： | 帶卷 (TR) |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁當(dāng)前第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁
Data Sheet
ADAU1961
Rev. A | Page 25 of 76
PLL
The PLL uses the MCLK as a reference to generate the core
clock. PLL settings are set in Register R1 (PLL control register,
Address 0x4002). Depending on the MCLK frequency, the PLL
must be set for either integer or fractional mode. The PLL can
accept input frequencies in the range of 8 MHz to 27 MHz.
All six bytes in the PLL control register must be written with a
single continuous write to the control port.
MCLK
÷ X
× (R + N/M)
TO PLL
CLOCK DIVIDER
08915-
021
Figure 30. PLL Block Diagram
Integer Mode
Integer mode is used when the MCLK is an integer (R) multiple
of the PLL output (1024 × fS).
For example, if MCLK = 12.288 MHz and fS = 48 kHz, then
PLL required output = 1024 × 48 kHz = 49.152 MHz
R = 49.152 MHz/12.288 MHz = 4
In integer mode, the values set for N and M are ignored.
Fractional Mode
Fractional mode is used when the MCLK is a fractional
(R + (N/M)) multiple of the PLL output.
For example, if MCLK = 12 MHz and fS = 48 kHz, then
PLL required output = 1024 × 48 kHz = 49.152 MHz
R + (N/M) = 49.152 MHz/12 MHz = 4 + (12/125)
Common fractional PLL parameter settings for 44.1 kHz and
48 kHz sampling rates can be found in Table 15 and Table 16.
The PLL outputs a clock in the range of 41 MHz to 54 MHz,
which should be taken into account when calculating PLL
values and MCLK frequencies.
Table 14. PLL Control Register (Register R1, Address 0x4002)
Bits
Bit Name
Description
[47:32]
M[15:0]
Denominator of the fractional PLL: 16-bit binary number
0x00FD: M = 253 (default)
[31:16]
N[15:0]
Numerator of the fractional PLL: 16-bit binary number
0x000C: N = 12 (default)
[14:11]
R[3:0]
Integer part of PLL: four bits, only values 2 to 8 are valid
0010: R = 2 (default)
0011: R = 3
0100: R = 4
0101: R = 5
0110: R = 6
0111: R = 7
1000: R = 8
[10:9]
X[1:0]
PLL input clock divider
00: X = 1 (default)
01: X = 2
10: X = 3
11: X = 4
8
Type
PLL operation mode
0: Integer (default)
1: Fractional
1
Lock
PLL lock (read-only bit)
0: PLL unlocked (default)
1: PLL locked
0
PLLEN
PLL enable
0: PLL disabled (default)
1: PLL enabled
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| ADAU1966WBSTZ | IC DAC 24BIT SPI/I2C 192K 80LQFP |
| ADAV801ASTZ-REEL | IC CODEC AUDIO R-DVD 3.3V 64LQFP |
| ADAV803ASTZ | IC CODEC AUDIO R-DVD 3.3V 64LQFP |
| ADDAC80-CBI-V | IC DAC 12BIT LOW COST 24-CDIP |
| ADG1201BRJZ-R2 | IC SWITCH SPST NO SOT23 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ADAU1961WBCPZ-RL | 功能描述:IC STEREO AUD CODEC LP 32LFCSP RoHS:是 類別:集成電路 (IC) >> 接口 - 編解碼器 系列:- 標(biāo)準(zhǔn)包裝:2,500 系列:- 類型:立體聲音頻 數(shù)據(jù)接口:串行 分辨率（位）:18 b ADC / DAC 數(shù)量:2 / 2 三角積分調(diào)變:是 S/N 比，標(biāo)準(zhǔn) ADC / DAC (db):81.5 / 88 動態(tài)范圍，標(biāo)準(zhǔn) ADC / DAC (db):82 / 87.5 電壓 - 電源，模擬:2.6 V ~ 3.3 V 電壓 - 電源，數(shù)字:1.7 V ~ 3.3 V 工作溫度:-40°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:48-WFQFN 裸露焊盤 供應(yīng)商設(shè)備封裝:48-TQFN-EP（7x7） 包裝:帶卷 (TR) |
| ADAU1962AWBSTZ | 制造商:Analog Devices 功能描述:AUTOMOTIVE HIGH PERFORMANCE 12 DAC - Trays 制造商:Analog Devices 功能描述:IC DAC 80LQFP 制造商:Analog Devices 功能描述:DAC 24 BITS 48KHZ SPI LQFP 制造商:Analog Devices 功能描述:DAC, 24BIT, 192KSPS, LQFP-80, Resolution (Bits):24bit, Sampling Rate:192kSPS, Input Channel Type:Differential, Single Ended, Supply Voltage Range:3.14V to 3.46V, Digital IC Case Style:LQFP, No. of Pins:80, Data Interface:I2C, SPI |
| ADAU1962AWBSTZ-RL | 功能描述:24 Bit Digital to Analog Converter 12 80-LQFP (14x14) 制造商:analog devices inc. 系列:- 包裝:帶卷（TR） 零件狀態(tài):有效 位數(shù):24 數(shù)模轉(zhuǎn)換器數(shù):12 建立時間:- 輸出類型:Voltage - Unbuffered 差分輸出:是 數(shù)據(jù)接口:I2C， SPI 參考類型:內(nèi)部 電壓 - 電源，模擬:3.14 V ~ 3.46 V 電壓 - 電源，數(shù)字:2.25 V ~ 3.46 V INL/DNL（LSB）:- 架構(gòu):三角積分 工作溫度:-40°C ~ 125°C 封裝/外殼:80-LQFP 供應(yīng)商器件封裝:80-LQFP（14x14） 標(biāo)準(zhǔn)包裝:1,000 |
| ADAU1962WBSTZ | 功能描述:24 Bit Digital to Analog Converter 12 80-LQFP (14x14) 制造商:analog devices inc. 系列:- 包裝:托盤 零件狀態(tài):有效 位數(shù):24 數(shù)模轉(zhuǎn)換器數(shù):12 建立時間:- 輸出類型:Voltage - Unbuffered 差分輸出:是 數(shù)據(jù)接口:I2C， SPI 參考類型:內(nèi)部 電壓 - 電源，模擬:3.14 V ~ 3.46 V 電壓 - 電源，數(shù)字:2.25 V ~ 3.46 V INL/DNL（LSB）:- 架構(gòu):三角積分 工作溫度:-40°C ~ 125°C 封裝/外殼:80-LQFP 供應(yīng)商器件封裝:80-LQFP（14x14） 標(biāo)準(zhǔn)包裝:90 |
| ADAU1962WBSTZRL | 功能描述:24 Bit Digital to Analog Converter 12 80-LQFP (14x14) 制造商:analog devices inc. 系列:- 包裝:帶卷（TR） 零件狀態(tài):有效 位數(shù):24 數(shù)模轉(zhuǎn)換器數(shù):12 建立時間:- 輸出類型:Voltage - Unbuffered 差分輸出:是 數(shù)據(jù)接口:I2C， SPI 參考類型:內(nèi)部 電壓 - 電源，模擬:3.14 V ~ 3.46 V 電壓 - 電源，數(shù)字:2.25 V ~ 3.46 V INL/DNL（LSB）:- 架構(gòu):三角積分 工作溫度:-40°C ~ 125°C 封裝/外殼:80-LQFP 供應(yīng)商器件封裝:80-LQFP（14x14） 標(biāo)準(zhǔn)包裝:1,000 |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。