參數(shù)資料
型號(hào)： ADAU1461WBCPZ-R7
廠商： Analog Devices Inc
文件頁數(shù)： 46/88頁
文件大?。?/td> 0K
描述： IC SIGMADSP 24BIT 96KHZ PLL 32
標(biāo)準(zhǔn)包裝： 1,500
系列： SigmaDSP®
類型： 音頻處理器
應(yīng)用： 車載音頻
安裝類型： 表面貼裝
封裝/外殼： 32-VFQFN 裸露焊盤，CSP
供應(yīng)商設(shè)備封裝： 32-LFCSP-VQ
包裝： 帶卷 (TR)
ADAU1461
Rev. 0 | Page 50 of 88
Reg
Address
Name
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
Default
R47
0x40C4
CRC enable
Reserved
CRCEN
00000000
R48
0x40C6
GPIO0 pin control
Reserved
GPIO0[3:0]
00000000
R49
0x40C7
GPIO1 pin control
Reserved
GPIO1[3:0]
00000000
R50
0x40C8
GPIO2 pin control
Reserved
GPIO2[3:0]
00000000
R51
0x40C9
GPIO3 pin control
Reserved
GPIO3[3:0]
00000000
R52
0x40D0
Watchdog enable
Reserved
DOGEN
00000000
R53
0x40D1
Watchdog value
DOG[23:16]
00000000
R54
0x40D2
DOG[15:8]
00000000
R55
0x40D3
DOG[7:0]
00000000
R56
0x40D4
Watchdog error
Reserved
DOGER
00000000
R57
0x40EB
DSP sampling rate
setting
Reserved
DSPSR[3:0]
00000001
R58
0x40F2
Serial input route
control
Reserved
SINRT[3:0]
00000000
R59
0x40F3
Serial output route
control
Reserved
SOUTRT[3:0]
00000000
R60
0x40F4
Serial data/GPIO
pin configuration
Reserved
LRGP3
BGP2
SDOGP1
SDIGP0
00000000
R61
0x40F5
DSP enable
Reserved
DSPEN
00000000
R62
0x40F6
DSP run
Reserved
DSPRUN
00000000
R63
0x40F7
DSP slew modes
Reserved
MOSLW
ROSLW
LOSLW
RHPSLW
LHPSLW
00000000
R64
0x40F8
Serial port
sampling rate
Reserved
SPSR[2:0]
00000000
R65
0x40F9
Clock Enable 0
Reserved
SLEWPD
ALCPD
DECPD
SOUTPD
INTPD
SINPD
SPPD
00000000
R66
0x40FA
Clock Enable 1
Reserved
CLK1
CLK0
00000000
CONTROL REGISTER DETAILS
All registers except for the PLL control register are 1-byte write and read registers.
R0: Clock Control, 16,384 (0x4000)
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
Reserved
CLKSRC
INFREQ[1:0]
COREN
Table 33. Clock Control Register
Bits
Bit Name
Description
3
CLKSRC
Clock source select.
0 = direct from MCLK pin (default).
1 = PLL clock.
[2:1]
INFREQ[1:0]
Input clock frequency. Sets the core clock rate that generates the core clock. If the PLL is used, this value is
automatically set to 1024 × fS.
Setting
Input Clock Frequency
00
256 × fS (default)
01
512 × fS
10
768 × fS
11
1024 × fS
0
COREN
Core clock enable. Only the R0 and R1 registers can be accessed when this bit is set to 0 (core clock disabled).
0 = core clock disabled (default).
1 = core clock enabled.
相關(guān)PDF資料
PDF描述
ADAU1513ACPZ-RL7 IC AMP AUDIO PWR 23W 48LFCSP
ADAU1590ACPZ-RL7 IC AMP AUDIO PWR 48LFCSP
ADAU1592ACPZ IC AMP AUDIO PWR 24W 48LFCSP
ADAU1701JSTZ-RL IC AUDIO PROC 2ADC/4DAC 48-LQFP
ADAU1702JSTZ-RL IC AUDIO PROC 2ADC/4DAC 48-LQFP
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
ADAU1461WBCPZ-RL 功能描述:IC SIGMADSP 24BIT 96KHZ PLL 32 RoHS:是 類別:集成電路 (IC) >> 線性 - 音頻處理 系列:SigmaDSP® 其它有關(guān)文件:STA321 View All Specifications 標(biāo)準(zhǔn)包裝:1 系列:Sound Terminal™ 類型:音頻處理器 應(yīng)用:數(shù)字音頻 安裝類型:表面貼裝 封裝/外殼:64-LQFP 裸露焊盤 供應(yīng)商設(shè)備封裝:64-LQFP EP（10x10） 包裝:Digi-Reel® 其它名稱:497-11050-6
ADAU1462WBCPZ150 功能描述:32BIT SIGMADSP AUDIO 16K/48K 制造商:analog devices inc. 系列:* 包裝:管件 零件狀態(tài):在售 安裝類型:表面貼裝 封裝/外殼:72-VFQFN 裸露焊盤，CSP 供應(yīng)商器件封裝:72-LFCSP（10x10） 標(biāo)準(zhǔn)包裝:1
ADAU1462WBCPZ150RL 功能描述:32BIT SIGMADSP AUDIO 16K/48K 制造商:analog devices inc. 系列:* 包裝:帶卷（TR） 零件狀態(tài):在售 安裝類型:表面貼裝 封裝/外殼:72-VFQFN 裸露焊盤，CSP 供應(yīng)商器件封裝:72-LFCSP（10x10） 標(biāo)準(zhǔn)包裝:2,000
ADAU1462WBCPZ300 功能描述:32BIT SIGMADSP AUDIO 16K/48K 制造商:analog devices inc. 系列:* 包裝:管件 零件狀態(tài):在售 安裝類型:表面貼裝 封裝/外殼:72-VFQFN 裸露焊盤，CSP 供應(yīng)商器件封裝:72-LFCSP（10x10） 標(biāo)準(zhǔn)包裝:1
ADAU1462WBCPZ300RL 功能描述:32BIT SIGMADSP AUDIO 16K/48K 制造商:analog devices inc. 系列:* 包裝:帶卷（TR） 零件狀態(tài):在售 安裝類型:表面貼裝 封裝/外殼:72-VFQFN 裸露焊盤，CSP 供應(yīng)商器件封裝:72-LFCSP（10x10） 標(biāo)準(zhǔn)包裝:2,000
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號(hào)，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購

我的聯(lián)系方式

*
*
*