- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄10956 > ADAU1373BCBZ-R7 (Analog Devices Inc)IC CODEC LP W/HDPH AMP 81WLSCP PDF資料下載
參數(shù)資料
| 型號(hào)： | ADAU1373BCBZ-R7 |
| 廠商： | Analog Devices Inc |
| 文件頁數(shù)： | 261/296頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC CODEC LP W/HDPH AMP 81WLSCP |
| 標(biāo)準(zhǔn)包裝： | 1 |
| 類型： | 音頻編解碼器 |
| 數(shù)據(jù)接口： | I²C，串行 |
| 分辨率（位）： | 24 b |
| ADC / DAC 數(shù)量： | 1 / 2 |
| 三角積分調(diào)變： | 是 |
| S/N 比，標(biāo)準(zhǔn) ADC / DAC (db)： | 96 / 96 |
| 動(dòng)態(tài)范圍，標(biāo)準(zhǔn) ADC / DAC (db)： | 96 / 96 |
| 電壓 - 電源，模擬： | 1.62 V ~ 1.98 V |
| 電壓 - 電源，數(shù)字： | 1.08 V ~ 1.98 V |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 81-UFBGA，WLCSP |
| 供應(yīng)商設(shè)備封裝： | 81-WLCSP（4.05x3.82） |
| 包裝： | 標(biāo)準(zhǔn)包裝 |
| 其它名稱： | ADAU1373BCBZ-R7DKR |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁當(dāng)前第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁
ADAU1373
Rev. 0 | Page 67 of 296
DIGITAL AUTOMATIC LEVEL CONTROL (ALC)
The automatic level control (ALC) provides continuous
adjustment of the input PGA in response to the rms amplitude
of the input signal to maintain it at a constant level, which is
defined by the ALCREF bits (Register 0xC4, Bits[3:0]). A digital
peak detector monitors the input signal amplitude and limits it
to the register-defined threshold level, using the ALCLVL bits
(Register 0xC4, Bits[7:4]).
The ALC provides control over analog PGA and digital PGA,
which can be selected individually or together.
To reduce the gain during the silent portion of the speech or
music signal, the ALC provides a noise gate that can be oper-
ated in four different modes, as defined by the NGMODE bits
(Register 0xC8, Bits[5:4]).
Noise Gate Mode 1. Maintains the gain at the level it was
before the ALC entered into noise gate mode.
Noise Gate Mode 2. Sets the PGA gain to 0 dB.
Noise Gate Mode 3. Mutes the ALC output.
Noise Gate Mode 4. Noise gate function is disabled.
The ALC can be enabled or disabled for the left or right channel
or for both channels via the ALCEN bits (Register 0xC8, Bits[3:2]).
If the rms value of the signal falls below the ALC target threshold
(as defined by the ALCREF bits), the ALC increases the gain of
the PGA at the rate set by the ALCREC bits (Register 0xC3,
Bits[3:0]). If the signal is above the threshold, the ALC reduces
the gain of the PGA at a rate that is set by the ALCATT bits
(Register 0xC3, Bits[7:4]).
Because the dc offset introduced by the analog circuits greatly
influences ALC operation, it is recommended that the HPF
included in the ALC block be enabled when the ALC is enabled.
Peak Limiter Level
To prevent clipping during high level signals, the ALC circuit
includes a limiter function. If the ALC input signal exceeds the
peak level threshold (as defined by the ALCLVL bits), the PGA
gain is ramped down as per the attack time set by the ALCATT
bits until the signal level falls below that threshold. This function
is automatically enabled when the ALC is enabled. The peak
limiter level can be set using the ALCLVL bits. The level can be
set from 22.5 dBFs to 0 dBFS in 16 steps.
ALC Target level
When the signal level is below the peak limiter threshold, the
ALC attempts to maintain a constant signal level by increasing
or decreasing the gain of the PGA. That constant level is defined as
the ALC target level, which is set by the ALCREF bits. The level
can be set from 24 dBFS to 1.5 dBFS in 16 steps.
ALC Maximum Gain
The ALCMAX bits (Register 0xC5, Bits[3:0]) set the maximum
gain value that the PGA can reach while under the control of
the ALC. The available gain range is 12 dB to +60 dB in 13 steps.
RMS Average Time
The rms average time is the time taken for the rms value esti-
mation. It is set by the ALCTAV bits (Register 0xC2, Bits[7:4]).
The averaging time range is 1.5 ms to 6.144 sec in 13 steps.
Target Level Ripple Remove
The ALCRIP bits (Register 0xC5, Bits[7:4]) define the ALC
target level ripple range. When the input signal rms level is
within this range, the ALC gain does not change. The ripple
range can be set from 0 dB to 7.5 dB in 16 steps.
For example, if the ALC target level is 6 dB, the ripple is defined as
0.5 dB, and the detected rms value of the input signal is between
6 dB and 6.5 dB, the ALC gain does not change.
Attack (Gain Ramp-Down) Time
Attack time, which is set by the ALCATT bits, is the time that is
required for the PGA gain to ramp down through 90% of its range.
Therefore, the time for the recording level to return to its target
value (limit operation threshold) depends on both the attack
time and the gain adjustment required. If the gain adjustment is
small, the real adjustment time is less than the attack time. The
attack time range is from 1.5 ms to 6.144 sec in 13 steps. In mute
condition, this is the mute attack time.
Decay/Recovery (Gain Ramp-Up) Time
Decay time, which is set by the ALCREC bits, is the time that
is required for the PGA gain to ramp up to 90% of its range.
Therefore, the time required for the recording level to return to
its target value (recovery threshold) depends on both the decay
time and the gain adjustment required. If the gain adjustment is
small, the real adjustment time is less than the decay time. The
recovery time ranges from 6 ms to 24.576 sec in 16 steps.
Recovery Hold Time
Recovery hold time, set by the ALCHLD bits (Register 0xC2,
Bits[3:0]), is the time delay between the detection of the signal
level below the recovery threshold and the PGA gain beginning
to ramp up. The hold time applies only to gain ramp-up; there is
no delay before the gain ramping down when the signal level is
above target. The hold time range is 0 ms to 5.468 sec in 13 steps.
INPUT
SIGNAL
PGA
GAIN
SIGNAL
AFTER
ALC
HOLD
TIME
DECAY
TIME
ATTACK
TIME
ALC
TARGET
LEVEL
0
89
75-
046
Figure 113. Digital PGA and ALC Decay Time, Hold Time, and Attack Time
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| VI-22K-IY-F1 | CONVERTER MOD DC/DC 40V 50W |
| VI-22J-IY-F2 | CONVERTER MOD DC/DC 36V 50W |
| VI-22H-IY-F3 | CONVERTER MOD DC/DC 52V 50W |
| VI-224-IY-F4 | CONVERTER MOD DC/DC 48V 50W |
| VI-223-IY-F2 | CONVERTER MOD DC/DC 24V 50W |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ADAU1373BCBZ-RL | 功能描述:IC CODEC LP CLASS G HP 81WLCSP RoHS:是 類別:集成電路 (IC) >> 接口 - 編解碼器 系列:- 標(biāo)準(zhǔn)包裝:2,500 系列:- 類型:立體聲音頻 數(shù)據(jù)接口:串行 分辨率（位）:18 b ADC / DAC 數(shù)量:2 / 2 三角積分調(diào)變:是 S/N 比，標(biāo)準(zhǔn) ADC / DAC (db):81.5 / 88 動(dòng)態(tài)范圍，標(biāo)準(zhǔn) ADC / DAC (db):82 / 87.5 電壓 - 電源，模擬:2.6 V ~ 3.3 V 電壓 - 電源，數(shù)字:1.7 V ~ 3.3 V 工作溫度:-40°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:48-WFQFN 裸露焊盤 供應(yīng)商設(shè)備封裝:48-TQFN-EP（7x7） 包裝:帶卷 (TR) |
| ADAU1381 | 制造商:AD 制造商全稱:Analog Devices 功能描述:Low Noise Stereo Codec with Enhanced Recording and Playback Processing |
| ADAU1381BCBZ-RL | 功能描述:IC AUDIO CODEC STEREO LN 30WLCSP RoHS:是 類別:集成電路 (IC) >> 接口 - 編解碼器 系列:- 標(biāo)準(zhǔn)包裝:2,500 系列:- 類型:立體聲音頻 數(shù)據(jù)接口:串行 分辨率（位）:18 b ADC / DAC 數(shù)量:2 / 2 三角積分調(diào)變:是 S/N 比，標(biāo)準(zhǔn) ADC / DAC (db):81.5 / 88 動(dòng)態(tài)范圍，標(biāo)準(zhǔn) ADC / DAC (db):82 / 87.5 電壓 - 電源，模擬:2.6 V ~ 3.3 V 電壓 - 電源，數(shù)字:1.7 V ~ 3.3 V 工作溫度:-40°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:48-WFQFN 裸露焊盤 供應(yīng)商設(shè)備封裝:48-TQFN-EP（7x7） 包裝:帶卷 (TR) |
| ADAU1381BCBZ-RL7 | 功能描述:IC AUDIO CODEC STEREO LN 30WLCSP RoHS:是 類別:集成電路 (IC) >> 接口 - 編解碼器 系列:- 標(biāo)準(zhǔn)包裝:2,500 系列:- 類型:立體聲音頻 數(shù)據(jù)接口:串行 分辨率（位）:18 b ADC / DAC 數(shù)量:2 / 2 三角積分調(diào)變:是 S/N 比，標(biāo)準(zhǔn) ADC / DAC (db):81.5 / 88 動(dòng)態(tài)范圍，標(biāo)準(zhǔn) ADC / DAC (db):82 / 87.5 電壓 - 電源，模擬:2.6 V ~ 3.3 V 電壓 - 電源，數(shù)字:1.7 V ~ 3.3 V 工作溫度:-40°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:48-WFQFN 裸露焊盤 供應(yīng)商設(shè)備封裝:48-TQFN-EP（7x7） 包裝:帶卷 (TR) |
| ADAU1381BCPZ | 功能描述:IC AUDIO CODEC STEREO LN 32LFCSP RoHS:是 類別:集成電路 (IC) >> 接口 - 編解碼器 系列:- 標(biāo)準(zhǔn)包裝:2,500 系列:- 類型:立體聲音頻 數(shù)據(jù)接口:串行 分辨率（位）:18 b ADC / DAC 數(shù)量:2 / 2 三角積分調(diào)變:是 S/N 比，標(biāo)準(zhǔn) ADC / DAC (db):81.5 / 88 動(dòng)態(tài)范圍，標(biāo)準(zhǔn) ADC / DAC (db):82 / 87.5 電壓 - 電源，模擬:2.6 V ~ 3.3 V 電壓 - 電源，數(shù)字:1.7 V ~ 3.3 V 工作溫度:-40°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:48-WFQFN 裸露焊盤 供應(yīng)商設(shè)備封裝:48-TQFN-EP（7x7） 包裝:帶卷 (TR) |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。