(TMIN to TMA" />
參數(shù)資料
型號(hào): AD9761-EBZ
廠(chǎng)商: Analog Devices Inc
文件頁(yè)數(shù): 19/24頁(yè)
文件大小: 0K
描述: BOARD EVAL FOR AD9761
產(chǎn)品培訓(xùn)模塊: DAC Architectures
標(biāo)準(zhǔn)包裝: 1
系列: TxDAC®
DAC 的數(shù)量: 2
位數(shù): 10
采樣率(每秒): 40M
數(shù)據(jù)接口: 并聯(lián)
設(shè)置時(shí)間: 35ns
DAC 型: 電流
工作溫度: -40°C ~ 85°C
已供物品:
已用 IC / 零件: AD9761
相關(guān)產(chǎn)品: AD9761ARSZRL-ND - IC DAC 10BIT DUAL 40MSPS 28-SSOP
AD9761ARSZ-ND - IC DAC 10BIT DUAL 40MSPS 28-SSOP
AD9761ARSRL-ND - IC DAC 10BIT DUAL 40MSPS 28-SSOP
AD9761ARS-ND - IC DAC 10BIT DUAL 40MSPS 28-SSOP
AD9761
–4–
AD9761
–5–
DIGITAL FILTER SPECIFICATIONS
(TMIN to TMAX, AVDD = 2.7 V to 5.5 V, DVDD = 2.7 V to 5.5 V, IOUTFS = 10 mA, unless
otherwise noted.)
Parameter
Min
Typ
Max
Unit
MAXIMUM INPUT CLOCK RATE (fCLOCK)
40
MSPS
DIGITAL FILTER CHARACTERISTICS
Pass Bandwidth1: 0.005 dB
0.2010
fOUT/fCLOCK
Pass Bandwidth: 0.01 dB
0.2025
fOUT/fCLOCK
Pass Bandwidth: 0.1 dB
0.2105
fOUT/fCLOCK
Pass Bandwidth: –3 dB
0.239
fOUT/fCLOCK
Linear Phase (FIR Implementation)
Stop-Band Rejection: 0.3 fCLOCK to 0.7 fCLOCK
–62.5
dB
Group Delay2
32
Input Clock Cycles
Impulse Response Duration3
–40 dB
28
Input Clock Cycles
–60 dB
40
Input Clock Cycles
NOTES
1Excludes SINx/x characteristic of DAC.
2Defined as the number of data clock cycles between impulse input and peak of output response.
355 input clock periods from input to I DAC, 56 to Q DAC. Propagation delay is delay from data input to DAC update.
Specifications subject to change without notice.
FREQUENCY RESPONSE (DC to fCLOCK/2)
OUTPUT
(dBFS)
0
–20
–120
0
0.5
0.1
0.2
0.3
0.4
–40
–60
–80
–100
Figure 2a. FIR Filter Frequency Response
TIME (Samples)
1
0
40
5
10
15
20
25
30
35
0.9
0.6
0.4
0.2
0.1
0.8
0.7
0.5
0.3
–0.1
–0.2
–0.3
NORMALIZED
OUTPUT
Figure 2b. FIR Filter Impulse Response
Table I. Integer Filter Coefficients for 43-Tap Half-Band
FIR Filter
Lower Coefficient
Upper Coefficient
Integer Value
H(1)
H(43)
1
H(2)
H(42)
0
H(3)
H(41)
–3
H(4)
H(40)
0
H(5)
H(39)
8
H(6)
H(38)
0
H(7)
H(37)
–16
H(8)
H(36)
0
H(9)
H(35)
29
H(10)
H(34)
0
H(11)
H(33)
–50
H(12)
H(32)
0
H(13)
H(31)
81
H(14)
H(30)
0
H(15)
H(29)
–131
H(16)
H(28)
0
H(17)
H(27)
216
H(18)
H(26)
0
H(19)
H(25)
–400
H(20)
H(24)
0
H(21)
H(23)
1264
H(22)
1998
REV. C
相關(guān)PDF資料
PDF描述
DC1485A BOARD DAC LTC2757
RCM15DTKI-S288 CONN EDGECARD 30POS .156 EXTEND
RCM15DTMD-S189 CONN EDGECARD 30POS R/A .156 SLD
0210390987 CABLE JUMPER 1MM .030M 29POS
AD9742ACP-PCBZ BOARD EVAL FOR AD9742ACP
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
AD9762 制造商:AD 制造商全稱(chēng):Analog Devices 功能描述:Analog Devices: Data Converters: DAC 12-Bit, 10 ns to 100 ns Converters Selection Table
AD9762AR 功能描述:IC DAC 12BIT 125MSPS 28-SOIC RoHS:否 類(lèi)別:集成電路 (IC) >> 數(shù)據(jù)采集 - 數(shù)模轉(zhuǎn)換器 系列:TxDAC® 產(chǎn)品培訓(xùn)模塊:Data Converter Fundamentals DAC Architectures 標(biāo)準(zhǔn)包裝:750 系列:- 設(shè)置時(shí)間:7µs 位數(shù):16 數(shù)據(jù)接口:并聯(lián) 轉(zhuǎn)換器數(shù)目:1 電壓電源:雙 ± 功率耗散(最大):100mW 工作溫度:0°C ~ 70°C 安裝類(lèi)型:表面貼裝 封裝/外殼:28-LCC(J 形引線(xiàn)) 供應(yīng)商設(shè)備封裝:28-PLCC(11.51x11.51) 包裝:帶卷 (TR) 輸出數(shù)目和類(lèi)型:1 電壓,單極;1 電壓,雙極 采樣率(每秒):143k
AD9762ARRL 功能描述:IC DAC 12BIT 100KSPS 28-SOIC RoHS:否 類(lèi)別:集成電路 (IC) >> 數(shù)據(jù)采集 - 數(shù)模轉(zhuǎn)換器 系列:TxDAC® 標(biāo)準(zhǔn)包裝:47 系列:- 設(shè)置時(shí)間:2µs 位數(shù):14 數(shù)據(jù)接口:并聯(lián) 轉(zhuǎn)換器數(shù)目:1 電壓電源:單電源 功率耗散(最大):55µW 工作溫度:-40°C ~ 85°C 安裝類(lèi)型:表面貼裝 封裝/外殼:28-SSOP(0.209",5.30mm 寬) 供應(yīng)商設(shè)備封裝:28-SSOP 包裝:管件 輸出數(shù)目和類(lèi)型:1 電流,單極;1 電流,雙極 采樣率(每秒):*
AD9762ARU 功能描述:IC DAC 12BIT 125MSPS 28-TSSOP RoHS:否 類(lèi)別:集成電路 (IC) >> 數(shù)據(jù)采集 - 數(shù)模轉(zhuǎn)換器 系列:TxDAC® 產(chǎn)品培訓(xùn)模塊:Data Converter Fundamentals DAC Architectures 標(biāo)準(zhǔn)包裝:750 系列:- 設(shè)置時(shí)間:7µs 位數(shù):16 數(shù)據(jù)接口:并聯(lián) 轉(zhuǎn)換器數(shù)目:1 電壓電源:雙 ± 功率耗散(最大):100mW 工作溫度:0°C ~ 70°C 安裝類(lèi)型:表面貼裝 封裝/外殼:28-LCC(J 形引線(xiàn)) 供應(yīng)商設(shè)備封裝:28-PLCC(11.51x11.51) 包裝:帶卷 (TR) 輸出數(shù)目和類(lèi)型:1 電壓,單極;1 電壓,雙極 采樣率(每秒):143k