DVDD = 2.7 V to 5.5 V; AVDD = 4.5 V to 5.5 V or 2.7 " />
參數(shù)資料
型號(hào)： AD5380BSTZ-5
廠商： Analog Devices Inc
文件頁(yè)數(shù)： 39/40頁(yè)
文件大?。?/td> 0K
描述： IC DAC 14BIT 12C 40CH 5V 100LQFP
產(chǎn)品培訓(xùn)模塊： Data Converter Fundamentals
DAC Architectures
產(chǎn)品變化通告： Redesign Change 28/Oct/2011
設(shè)計(jì)資源： 40 Channels of Programmable Voltage with Excellent Temperature Drift Performance Using AD5380 (CN0007)
Output Channel Monitoring Using AD5380 (CN0008)
標(biāo)準(zhǔn)包裝： 1
設(shè)置時(shí)間： 6µs
位數(shù)： 14
數(shù)據(jù)接口： I²C，并聯(lián)，串行
轉(zhuǎn)換器數(shù)目： 40
電壓電源： 單電源
功率耗散（最大）： 125mW
工作溫度： -40°C ~ 85°C
安裝類型： 表面貼裝
封裝/外殼： 100-LQFP
供應(yīng)商設(shè)備封裝： 100-LQFP（14x14）
包裝： 托盤
輸出數(shù)目和類型： 40 電壓，單極
采樣率（每秒）： 125k
AD5380
Data Sheet
Rev. C | Page 8 of 40
TIMING CHARACTERISTICS
SERIAL INTERFACE
DVDD = 2.7 V to 5.5 V; AVDD = 4.5 V to 5.5 V or 2.7 V to 3.6 V; AGND = DGND = 0 V; all specifications TMIN to TMAX,
unless otherwise noted.
Table 5.
Parameter1, 2, 3
Limit at T
MIN, TMAX
Unit
Description
t
1
33
ns min
SCLK cycle time
t
2
13
ns min
SCLK high time
t
3
13
ns min
SCLK low time
t
4
13
ns min
SYNC falling edge to SCLK falling edge setup time
13
ns min
24th SCLK falling edge to SYNC falling edge
t
33
ns min
Minimum SYNC low time
t
7
10
ns min
Minimum SYNC high time
t
7A
50
ns min
Minimum SYNC high time in readback mode
t
8
5
ns min
Data setup time
t
9
4.5
ns min
Data hold time
t
30
ns max
24th SCLK falling edge to BUSY falling edge
t
11
670
ns max
BUSY pulse width low (single channel update)
t
20
ns min
24th SCLK falling edge to LDAC falling edge
t
13
20
ns min
LDAC pulse width low
t
14
2
s max
BUSY rising edge to DAC output response time
t
15
0
ns min
BUSY rising edge to LDAC falling edge
t
16
100
ns min
LDAC falling edge to DAC output response time
t
17
8
s typ
DAC output settling time
t
18
20
ns min
CLR pulse width low
t
19
40
s max
CLR pulse activation time
t
20
ns max
SCLK rising edge to SDO valid
t
5
ns min
SCLK falling edge to SYNC rising edge
t
8
ns min
SYNC rising edge to SCLK rising edge
t
23
20
ns min
SYNC rising edge to LDAC falling edge
1 Guaranteed by design and characterization, not production tested.
2 All input signals are specified with tr = tf = 5 ns (10% to 90% of VCC), and are timed from a voltage level of 1.2 V.
4 Standalone mode only.
5 Daisy-chain mode only.
CL
50pF
TO OUTPUT PIN
VOH (MIN) OR
VOL (MAX)
200
A
200
A
IOL
IOH
03731-002
Figure 2. Load Circuit for Digital Output Timing
相關(guān)PDF資料
PDF描述
VI-BW1-MV-F3 CONVERTER MOD DC/DC 12V 150W
MS3456KS18-11P CONN PLUG 5POS STRAIGHT W/PINS
AD5532ABCZ-3 IC DAC 14BIT 32CH BIPO 74-CSPBGA
SY10ELT21ZG TR IC TRANSLATOR 3.3V DIFF 8-SOIC
AD5532ABCZ-1 IC DAC 14BIT VOUT 32CH 74-CSPBGA
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
ad5381bst-3 制造商:Rochester Electronics LLC 功能描述:32/40-CHANNEL 3V/5V SINGLE SUPPLY 12/14-BIT VOUT DAC - Bulk 制造商:Analog Devices 功能描述:
AD5381BST-3-REEL 制造商:Analog Devices 功能描述:DAC 40-CH Resistor-String 12-bit 100-Pin LQFP T/R
AD5381BST-5 制造商:Analog Devices 功能描述:DAC 40-CH Resistor-String 12-bit 100-Pin LQFP
AD5381BST-5-REEL 制造商:Analog Devices 功能描述:DAC 40-CH Resistor-String 12-bit 100-Pin LQFP T/R
AD5381BSTZ-3 功能描述:IC DAC 12BIT 40CHAN 3V 100LQFP RoHS:是 類別:集成電路 (IC) >> 數(shù)據(jù)采集 - 數(shù)模轉(zhuǎn)換器 系列:- 標(biāo)準(zhǔn)包裝:1 系列:- 設(shè)置時(shí)間:4.5µs 位數(shù):12 數(shù)據(jù)接口:串行，SPI? 轉(zhuǎn)換器數(shù)目:1 電壓電源:單電源 功率耗散（最大）:- 工作溫度:-40°C ~ 125°C 安裝類型:表面貼裝 封裝/外殼:8-SOIC（0.154"，3.90mm 寬） 供應(yīng)商設(shè)備封裝:8-SOICN 包裝:剪切帶 (CT) 輸出數(shù)目和類型:1 電壓，單極；1 電壓，雙極 采樣率（每秒）:* 其它名稱:MCP4921T-E/SNCTMCP4921T-E/SNRCTMCP4921T-E/SNRCT-ND
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫(xiě)一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*