- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄1978 > AD1871YRSZ-REEL (Analog Devices Inc)IC ADC STEREO 24BIT 96KHZ 28SSOP PDF資料下載
參數(shù)資料
| 型號(hào)： | AD1871YRSZ-REEL |
| 廠商： | Analog Devices Inc |
| 文件頁(yè)數(shù)： | 26/28頁(yè) |
| 文件大?。?/td> | 0K |
| 描述： | IC ADC STEREO 24BIT 96KHZ 28SSOP |
| 標(biāo)準(zhǔn)包裝： | 1,500 |
| 位數(shù)： | 24 |
| 采樣率（每秒）： | 96k |
| 數(shù)據(jù)接口： | 串行，SPI? |
| 轉(zhuǎn)換器數(shù)目： | 2 |
| 電壓電源： | 模擬和數(shù)字 |
| 工作溫度： | -40°C ~ 105°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 28-SSOP（0.209"，5.30mm 寬） |
| 供應(yīng)商設(shè)備封裝： | 28-SSOP |
| 包裝： | 帶卷 (TR) |
| 輸入數(shù)目和類型： | 4 個(gè)單端，單極 |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)當(dāng)前第26頁(yè)第27頁(yè)第28頁(yè)
REV. 0
–7–
AD1871
DATA INTERFACE TIMING (CASCADE MODE–MASTER)
Mnemonic
Description
Min
Typ
Max
Unit
Comment
tBCHDC
BCLK High Delay
20
ns
From MCLK Rising
tBCLDC
BCLK Low Delay
20
ns
From MCLK Falling
tBLRDC
LRCLK Delay
10
ns
From BCLK Rising
tBDDC
DOUT Delay
10
ns
From BCLK Rising
tBDIS
DIN Setup
10
ns
To BCLK Rising
tBDIH
DIN Hold
10
ns
From BCLK Rising
LRCLK
MCLK
DOU T
BCLK
tBCHDC
tBCLDC
tBLRDC
tBDDC
Figure 4. Master Cascade Interface Timing
DATA INTERFACE TIMING (CASCADE MODE–SLAVE)
Mnemonic
Description
Min
Typ
Max
Unit
Comment
tBCHC
BCLK High Width
30
ns
tBCLC
BCLK Low Width
30
ns
tBDSDC
DOUT Delay
20
ns
From BCLK Rising
tLRSC
LRCLK Setup
10
ns
To BCLK Rising
tLRHC
LRCLK Hold
5
ns
From BCLK Rising
tBDIS
DIN Setup
10
ns
To BCLK Rising
tBDIH
DIN Hold
10
ns
From BCLK Rising
LRCLK
DOU T
BCLK
tLRSC
tBDSDC
tBCHC
tBCLC
tLRHC
Figure 5. Slave Cascade Interface Timing
DATA INTERFACE TIMING (MODULATOR MODE)
Mnemonic
Description
Min
Typ
Max
Unit
Comment
tMOCH
MODCLK High Width
MCLK
ns
tMOCL
MODCLK Low Width
MCLK
ns
tMHDD
MOD DATA High Delay
30
ns
From MCLK Rising
tMLDD
MOD DATA Low Delay
20
ns
From MCLK Falling
tMMDR
MODCLK Delay Rising
30
ns
MCLK Falling to MODCLK Rising
tMMDF
MODCLK Delay Falling
20
ns
MCLK Falling to MODCLK Falling
D[0 – 3 ]
MODCLK
tMHDD
tMOCH
tMOCL
tMLDD
Figure 6. Modulator Mode Timing
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| AD1877JRZ-RL | IC ADC STEREO 16BIT 28-SOIC |
| AD1974YSTZ-RL | IC CODEC 4CH ADC W/PLL 48-LQFP |
| AD2S99BP | IC OSC SINUSOIDAL 20KHZ 20-PLCC |
| AD5310BRM | IC DAC 10BIT R-R W/BUFF 8-MSOP |
| AD5341BRUZ | IC DAC 12BIT SNGL VOUT 20TSSOP |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| AD1876 | 制造商:AD 制造商全稱:Analog Devices 功能描述:16-Bit 100 kSPS Sampling ADC |
| AD1876JN | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| AD1877 | 制造商:AD 制造商全稱:Analog Devices 功能描述:Single-Supply 16-Bit Stereo ADC |
| AD1877JR | 制造商:Rochester Electronics LLC 功能描述:IC, +5V 16-BIT STEREO ADC - Bulk 制造商:Analog Devices 功能描述:IC +5V 16-BIT STEREO ADC |
| AD1877JR-REEL | 制造商:Rochester Electronics LLC 功能描述:SINGLE SUPPLY 5V 16-BIT STERO ADC - Tape and Reel 制造商:Analog Devices 功能描述: |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。