- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄16521 > AD1836AZ-DBRD (Analog Devices Inc)BOARD EVAL FOR AD1836A PDF資料下載
參數(shù)資料
| 型號： | AD1836AZ-DBRD |
| 廠商： | Analog Devices Inc |
| 文件頁數(shù)： | 21/24頁 |
| 文件大?。?/td> | 0K |
| 描述： | BOARD EVAL FOR AD1836A |
| 標準包裝： | 1 |
| 主要目的： | 音頻編解碼器 |
| 嵌入式： | 否 |
| 已用 IC / 零件： | AD1836A |
| 主要屬性： | 3 個立體聲 DAC -95 dB THD + N，108 dB SNR，2 個立體聲 ADC -92 dB THD + N，105 dB SNR |
| 次要屬性： | 接受 16/18/20/24 位數(shù)據(jù)，SPI 接口，支持 48 或 96 kHz 采樣率 |
| 已供物品： | 板 |
| 產品目錄頁面： | 776 (CN2011-ZH PDF) |
| 相關產品： | AD1836ACSZ-ND - IC CODEC 4ADC/6DAC 24 BIT 52MQFP AD1836AASZRLTR-ND - IC CODEC 4ADC/6DAC 24 BIT 52MQFP AD1836AASZ-ND - IC CODEC 4ADC/6DAC 24 BIT 52MQFP |
AD1836A
Data Sheet
Rev. A | Page 6 of 24
Table 7. Timing Specifications
Parameter
Comments
Min
Max
Unit
MASTER CLOCK AND RESET
tMH
MCLK High
512 × fS Mode
18
ns
tML
MCLK Low
512 × fS Mode
18
ns
tMCLK
MCLK Period
512 × fS Mode
36
ns
fMCLK
MCLK Frequency
512 × fS Mode
27
MHz
tPDR
PD/RST Low
5
ns
tPDRR
PD/RST Recovery
Reset to Active Output
4500
tMCLK
SPI PORT
tCHH
CCLK High
10
ns
tCHL
CCLK Low
10
ns
tCDS
CDATA Setup
To CCLK Rising
5
ns
tCDH
CDATA Hold
From CCLK Rising
5
ns
tCLS
CLATCH Setup
To CCLK Rising
5
ns
tCLH
CLATCH Hold
From CCLK Falling
5
ns
tCODE
COUT Enable
From CCLK Falling
10
ns
tCOD
COUT Delay
From CCLK Falling
10
ns
tCOH
COUT Hold
From CCLK Falling
0
ns
tCOTS
COUT Three-State
From CCLK Falling
10
ns
DAC SERIAL PORT
(Normal Modes)
tDBH
DBCLK High
15
ns
tDBL
DBCLK Low
15
ns
fDB
DBCLK Frequency
64 × fS
ns
tDLS
DLRCLK Setup
To DBCLK Rising
0
ns
tDLH
DLRCLK Hold
From DBCLK Rising
10
ns
tDDS
DSDATA Setup
To DBCLK Rising
0
ns
tDDH
DSDATA Hold
From DBCLK Rising
20
ns
DAC SERIAL PORT
(Packed 128 Mode, Packed 256 Mode)
tDBH
DBCLK High
15
ns
tDBL
DBCLK Low
15
ns
fDB
DBCLK Frequency
256 × fS
ns
tDLS
DLRCLK Setup
To DBCLK Rising
0
ns
tDLH
DLRCLK Hold
From DBCLK Rising
10
ns
tDDS
DSDATA Setup
To DBCLK Rising
0
ns
tDDH
DSDATA Hold
From DBCLK Rising
20
ns
ADC SERIAL PORT
(Normal Modes)
tABD
ABCLK Delay
From MCLK Transition, 256 × fS Mode
From MCLK Rising, 512 × fS Mode
15
ns
tALS
LRCLK Skew
From ABCLK Falling
–2
+2
ns
tABDD
ASDATA Delay
From ABCLK Falling
5
ns
ADC SERIAL PORT
(Packed 128 Mode, Packed 256 Mode)
tABD
ABCLK Delay
From MCLK Transition, 256 × fS Mode
From MCLK Rising, 512 × fS Mode
15
ns
tALS
LRCLK Skew
From ABCLK Falling
–2
+2
ns
tABDD
ASDATA Delay
From ABCLK Falling
5
ns
ADC SERIAL PORT
(TDM Packed AUX)
tABD
ABCLK Delay
From MCLK Transition, 256 × fS Mode
From MCLK Rising, 512 × fS Mode
15
ns
tALS
LRCLK Skew
From ABCLK Falling
–2
+2
ns
tABDD
ASDATA Delay
From ABCLK Falling
5
ns
tDDS
DSDATA1 Hold
To ABCLK Rising
0
ns
tDDH
DSDATA1 Hold
From ABCLK Rising
7
ns
AUXILIARY INTERFACE
tAXDS
AAUXDATA Setup
To AUXBCLK Rising
7
ns
tAXDH
AAUXDATA Hold
From AUXBCLK Rising
10
ns
tDXDD
DAUXDATA Delay
From AUXBCLK Falling
25
ns
相關PDF資料 |
PDF描述 |
|---|---|
| EBC40DCMN | CONN EDGECARD 80POS .100 WW |
| EBC40DCMH | CONN EDGECARD 80POS .100 WW |
| KSZ8841-PMQL-EVAL | BOARD EVALUATION KSZ8841-PMQL |
| M3CKK-1018R | IDC CABLE - MKC10K/MC10M/MPK10K |
| EBC40DCMD | CONN EDGECARD 80POS .100 WW |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| AD1837 | 制造商:AD 制造商全稱:Analog Devices 功能描述:2 ADC, 8 DAC, 96 kHz, 24-Bit Codec |
| AD1837A | 制造商:AD 制造商全稱:Analog Devices 功能描述:2 ADC, 8 DAC, 96 kHz, 24-Bit Codec |
| AD1837AAS | 制造商:Rochester Electronics LLC 功能描述: 制造商:Rochester Electronics LLC 功能描述:HIGH PERFORMANCE CODEC I.C. - Bulk 制造商:Analog Devices 功能描述: |
| AD1837AAS-REEL | 制造商:AD 制造商全稱:Analog Devices 功能描述:2 ADC, 8 DAC, 96 kHz, 24-Bit Codec |
| AD1837AASZ | 制造商:Analog Devices 功能描述:Audio Codec 2ADC / 8DAC 24-Bit 52-Pin MQFP 制造商:Analog Devices 功能描述:IC CODEC SMD 1837 MQFP52 |
發(fā)布緊急采購，3分鐘左右您將得到回復。