- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄36339 > 935268832557 (NXP SEMICONDUCTORS) COLOR SIGNAL DECODER, PQFP160 PDF資料下載
參數(shù)資料
| 型號： | 935268832557 |
| 廠商： | NXP SEMICONDUCTORS |
| 元件分類： | 顏色信號轉(zhuǎn)換 |
| 英文描述： | COLOR SIGNAL DECODER, PQFP160 |
| 封裝： | 28 X 28 MM, 3.40 MM HEIGHT, LEAD FREE, PLASTIC, MS-022, SOT322-2 , QFP-160 |
| 文件頁數(shù)： | 53/178頁 |
| 文件大小： | 988K |
| 代理商： | 935268832557 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁當前第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁
2004 Jul 22
146
Philips Semiconductors
Product specication
Multistandard video decoder with adaptive
comb lter and component video input
SAA7118
Table 104 I port I/O enable, output clock and gated clock phase control; global set 87H[7:4]; note 1
Notes
1. X = don’t care.
2. IPCK3 and IPCK2 only affects the gated clock (subaddress 80H, bit ICKS2 = 1).
Table 105 I port I/O enable, output clock and gated clock phase control; global set 87H[1:0]
OUTPUT CLOCK AND GATED CLOCK PHASE CONTROL
CONTROL BITS D7 TO D4
IPCK2(2)
IPCK1
IPCK0
ICLK default output phase
X
0
ICLK phase shifted by 1
2 clock cycle recommended for ICKS1 = 1
and ICKS0 = 0 (subaddress 80H)
XX
0
1
ICLK phase shifted by approximately 3 ns
X
1
0
ICLK phase shifted by 1
2 clock cycle + approximately
3ns
alternatively to setting ‘01’
XX
1
IDQ = gated clock default output phase
0
X
IDQ = gated clock phase shifted by 1
2 clock cycle recommended
for gated clock output
01
X
IDQ = gated clock phase shifted by approximately 3 ns
1
0
X
IDQ = gated clock phase shifted by 1
2 clock cycle + approximately
3ns
alternatively to setting ‘01’
11
X
I PORT I/O ENABLE
CONTROL BITS D1 AND D0
IPE1
IPE0
I port output is disabled by software
0
I port output is enabled by software
0
1
I port output is enabled by pin ITRI at logic 0
1
0
I port output is enabled by pin ITRI at logic 1
1
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| 935273916518 | COLOR SIGNAL DECODER, PBGA156 |
| 935273916557 | COLOR SIGNAL DECODER, PBGA156 |
| 935268460118 | 1-CHANNEL, SGL POLE SGL THROW SWITCH, PDSO5 |
| 935268459115 | 1-CHANNEL, SGL POLE SGL THROW SWITCH, PDSO5 |
| 935268459118 | 1-CHANNEL, SGL POLE SGL THROW SWITCH, PDSO5 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| 935269304128 | 制造商:ST-Ericsson 功能描述:IC AUDIO CODEC W/TCH SCRN 48LQFP |
| 935269544557 | 制造商:NXP Semiconductors 功能描述:SUB ONLY TDA9587-2US1-V1.3 |
| 935269987557 | 制造商:NXP Semiconductors 功能描述:SUB ONLY TDA9587-1US1-V1.8 SUBBED TO 935269987557 |
| 935270713557 | 制造商:NXP Semiconductors 功能描述:SUB ONLY IC CHP |
| 935270792551 | 制造商:NXP Semiconductors 功能描述:IC BUFF DVR TRI-ST 16BIT 56VFBGA |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。