參數(shù)資料
型號(hào)： 7540
英文描述： 250MA CMOS LDO, ISUPPLY 1UA & 2% VOUT ACCURACY, -40C to +125C, 3-SOT-89, T/R
中文描述： 7540群用戶手冊(cè)數(shù)據(jù)4267K/MAY.28.03
文件頁(yè)數(shù)： 305/365頁(yè)
文件大?。?/td> 4267K
代理商： 7540
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)第118頁(yè)第119頁(yè)第120頁(yè)第121頁(yè)第122頁(yè)第123頁(yè)第124頁(yè)第125頁(yè)第126頁(yè)第127頁(yè)第128頁(yè)第129頁(yè)第130頁(yè)第131頁(yè)第132頁(yè)第133頁(yè)第134頁(yè)第135頁(yè)第136頁(yè)第137頁(yè)第138頁(yè)第139頁(yè)第140頁(yè)第141頁(yè)第142頁(yè)第143頁(yè)第144頁(yè)第145頁(yè)第146頁(yè)第147頁(yè)第148頁(yè)第149頁(yè)第150頁(yè)第151頁(yè)第152頁(yè)第153頁(yè)第154頁(yè)第155頁(yè)第156頁(yè)第157頁(yè)第158頁(yè)第159頁(yè)第160頁(yè)第161頁(yè)第162頁(yè)第163頁(yè)第164頁(yè)第165頁(yè)第166頁(yè)第167頁(yè)第168頁(yè)第169頁(yè)第170頁(yè)第171頁(yè)第172頁(yè)第173頁(yè)第174頁(yè)第175頁(yè)第176頁(yè)第177頁(yè)第178頁(yè)第179頁(yè)第180頁(yè)第181頁(yè)第182頁(yè)第183頁(yè)第184頁(yè)第185頁(yè)第186頁(yè)第187頁(yè)第188頁(yè)第189頁(yè)第190頁(yè)第191頁(yè)第192頁(yè)第193頁(yè)第194頁(yè)第195頁(yè)第196頁(yè)第197頁(yè)第198頁(yè)第199頁(yè)第200頁(yè)第201頁(yè)第202頁(yè)第203頁(yè)第204頁(yè)第205頁(yè)第206頁(yè)第207頁(yè)第208頁(yè)第209頁(yè)第210頁(yè)第211頁(yè)第212頁(yè)第213頁(yè)第214頁(yè)第215頁(yè)第216頁(yè)第217頁(yè)第218頁(yè)第219頁(yè)第220頁(yè)第221頁(yè)第222頁(yè)第223頁(yè)第224頁(yè)第225頁(yè)第226頁(yè)第227頁(yè)第228頁(yè)第229頁(yè)第230頁(yè)第231頁(yè)第232頁(yè)第233頁(yè)第234頁(yè)第235頁(yè)第236頁(yè)第237頁(yè)第238頁(yè)第239頁(yè)第240頁(yè)第241頁(yè)第242頁(yè)第243頁(yè)第244頁(yè)第245頁(yè)第246頁(yè)第247頁(yè)第248頁(yè)第249頁(yè)第250頁(yè)第251頁(yè)第252頁(yè)第253頁(yè)第254頁(yè)第255頁(yè)第256頁(yè)第257頁(yè)第258頁(yè)第259頁(yè)第260頁(yè)第261頁(yè)第262頁(yè)第263頁(yè)第264頁(yè)第265頁(yè)第266頁(yè)第267頁(yè)第268頁(yè)第269頁(yè)第270頁(yè)第271頁(yè)第272頁(yè)第273頁(yè)第274頁(yè)第275頁(yè)第276頁(yè)第277頁(yè)第278頁(yè)第279頁(yè)第280頁(yè)第281頁(yè)第282頁(yè)第283頁(yè)第284頁(yè)第285頁(yè)第286頁(yè)第287頁(yè)第288頁(yè)第289頁(yè)第290頁(yè)第291頁(yè)第292頁(yè)第293頁(yè)第294頁(yè)第295頁(yè)第296頁(yè)第297頁(yè)第298頁(yè)第299頁(yè)第300頁(yè)第301頁(yè)第302頁(yè)第303頁(yè)第304頁(yè)當(dāng)前第305頁(yè)第306頁(yè)第307頁(yè)第308頁(yè)第309頁(yè)第310頁(yè)第311頁(yè)第312頁(yè)第313頁(yè)第314頁(yè)第315頁(yè)第316頁(yè)第317頁(yè)第318頁(yè)第319頁(yè)第320頁(yè)第321頁(yè)第322頁(yè)第323頁(yè)第324頁(yè)第325頁(yè)第326頁(yè)第327頁(yè)第328頁(yè)第329頁(yè)第330頁(yè)第331頁(yè)第332頁(yè)第333頁(yè)第334頁(yè)第335頁(yè)第336頁(yè)第337頁(yè)第338頁(yè)第339頁(yè)第340頁(yè)第341頁(yè)第342頁(yè)第343頁(yè)第344頁(yè)第345頁(yè)第346頁(yè)第347頁(yè)第348頁(yè)第349頁(yè)第350頁(yè)第351頁(yè)第352頁(yè)第353頁(yè)第354頁(yè)第355頁(yè)第356頁(yè)第357頁(yè)第358頁(yè)第359頁(yè)第360頁(yè)第361頁(yè)第362頁(yè)第363頁(yè)第364頁(yè)第365頁(yè)
3-84
APPENDIX
7540 Group User’s Manual
3.3 Notes on use
When the ring oscillation is used as the operation clock, the CPU clock division ratio is the middle-
speed mode.
When the state transition state 2
→
state 3
→
state 4 is performed, execute the NOP instruction as
shown below according to the division ratio of CPU clock.
CPUM
76
→
10
2
(State 2
→
state 3)
NOP instruction
CPUM
4
→
1
2
(State 3
→
state 4)
Double-speed mode at ring oscillator: NOP
3
High-speed mode at ring oscillator: NOP
1
Middle-speed mode at ring oscillator: NOP
0
(6) Switch of ceramic and RC oscillations
After releasing reset the operation starts by starting a built-in ring oscillator. Then, a ceramic oscillation
or an RC oscillation is selected by setting bit 5 of the CPU mode register.
(7) Double-speed mode
When a ceramic oscillation is selected, a double-speed mode can be used. Do not use it when an
RC oscillation is selected.
(8) Clock division ratio, X
IN
oscillation control, ring oscillator control
The state transition shown in Figure 3.3.3 can be performed by setting the clock division ratio
selection bits (bits 7 and 6), X
IN
oscillation control bit (bit 4), ring oscillator oscillation control bit (bit
3) of CPU mode register. Be careful of notes on use in Figure 3.3.3.
Fig. 3.3.3 State transition
S
t
o
p
m
o
d
e
W
a
i
t
m
o
d
e
WIT
instruction
O
s
c
i
l
l
a
t
i
o
n
s
t
o
p
d
e
t
e
c
t
i
o
n
c
i
r
c
u
i
t
v
a
l
i
d
CPUM
4
←
1
2
M
I
S
R
G
1
←
1
2
I
n
t
e
r
r
u
p
t
I
n
t
e
r
r
u
p
t
S
i
n
T
s
P
t
r
u
c
t
i
o
n
WIT
instruction
I
n
t
e
r
r
u
p
t
M
I
S
R
G
1
←
0
2
CPUM
3
←
1
2
CPUM
3
←
0
2
C
P
U
M
7
6
←
1
0
2
C
P
U
M
7
6
←
0
0
2
1
2
1
2
2
0
1
e
(
N
o
t
)
CPUM
4
←
0
2
M
I
S
R
G
1
←
1
2
M
I
S
R
G
1
←
0
2
R
e
s
e
t
r
e
l
e
a
s
e
d
S
n
o
c
c
i
t
c
e
l
l
l
a
a
l
a
t
t
e
c
)
i
o
o
r
k
1
O
f
(X
I
f
(X
I
R
i
p
e
N
)
N
)
n
g
r
a
o
t
(
o
s
i
N
s
o
t
i
l
o
1
t
s
o
u
r
c
e
:
n
s
t
e
o
n
p
a
b
l
e
d
State 2
Operation clock source:
f(X
IN
) (Note 1)
f(X
IN
) oscillation enabled
Ring oscillator enabled
S
n
i
l
c
c
i
t
c
a
l
l
l
a
a
l
t
a
t
t
e
c
r
i
o
o
r
k
(
n
e
3
N
n
s
O
R
f
(
R
p
i
n
X
I
i
n
e
g
N
)
g
r
a
o
o
t
s
o
s
i
o
c
s
l
i
l
o
o
t
o
o
e
a
u
t
e
n
a
l
b
r
c
3
b
e
e
)
l
e
d
:
d
S
n
i
l
c
c
i
t
c
a
l
l
l
a
a
l
t
a
t
t
o
o
t
o
e
c
r
i
o
r
k
(
n
e
4
s
O
R
f
(X
I
R
i
p
i
n
e
g
N
)
n
g
r
a
o
o
o
t
s
i
o
c
s
s
l
i
l
N
n
o
o
s
a
u
t
e
o
l
b
r
c
3
p
e
e
)
:
t
d
Notes on switch of clock
(1) In operation clock source = f(X
IN
), the following can be
selected for the CPU clock division ratio.
G
f(X
IN
)/2 (high-speed mode)
G
f(X
IN
)/8 (middle-speed mode)
G
f(X
IN
) (double-speed mode, only at a ceramic oscillation)
(2) Execute the state transition state 3 to state 2 or
state 3’ to state 2’ after stabilizing X
IN
oscillation.
(3) In operation clock source = ring oscillator, the middle-
speed mode is selected for the CPU clock division ratio.
(4) When the state transition state 2
→
state 3
→
state 4
is performed, execute the NOP instruction as shown below
according to the division ratio of CPU clock.
CPUM76
→
10
2
(State 2
→
state 3)
NOP instruction
CPUM4
→
1
2
(State 3
→
state 4)
Double-speed mode at ring oscillator: NOP
3
High-speed mode at ring oscillator: NOP
1
Middle-speed mode at ring oscillator: NOP
0
Reset state
C
P
U
M
7
6
←
1
0
2
CPUM
76
←
00
2
01
2
11
2
(Note 2)
S
n
o
c
c
i
t
c
t
e
i
l
l
l
l
a
a
l
a
t
t
o
1
t
o
e
c
)
i
o
r
k
2
’
s
O
f
(X
I
f
(X
I
R
i
p
e
N
)
N
)
n
g
r
a
o
t
(
o
s
i
N
s
o
o
u
r
c
e
:
n
e
n
e
n
a
a
b
b
e
l
d
e
d
l
S
n
c
i
s
c
s
c
t
l
i
l
l
l
a
c
a
l
a
a
t
l
t
e
o
o
t
i
t
o
3
k
(
o
r
’
N
e
s
O
R
f
(
R
p
i
n
X
I
i
n
e
g
N
)
g
r
a
o
o
t
s
o
i
o
c
r
o
o
e
n
a
u
t
e
n
a
l
b
r
c
3
b
e
e
)
l
e
d
:
l
n
d
i
相關(guān)PDF資料
PDF描述
7542 250mA CMOS LDO, lsupply 1uA and 2% Vout Accuracy, -40C to +125C, 3-SOT-23, T/R
7544 3.3V LDO POSITVE VOLTAGE REGULATOR 2% TOL.
75450PC Peripheral IC
D122D Converter IC
D347D Logic IC
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
7540_M 制造商:RENESAS 制造商全稱:Renesas Technology Corp 功能描述:8-BIT CISC SINGLE-CHIP MICROCOMPUTER 740 FAMILY / 740 SERIES
75400 制造商:Honeywell Sensing and Control 功能描述:
7-5-4004 功能描述:3M 4004 DOUBLE COATED URETHANE F 制造商:3m (tc) 系列:4004 零件狀態(tài):在售 標(biāo)準(zhǔn)包裝:1
7-5-4008 功能描述:3M 4008 DOUBLE COATED URETHANE F 制造商:3m (tc) 系列:4008 零件狀態(tài):在售 標(biāo)準(zhǔn)包裝:1
754010 制造商: 功能描述: 制造商:undefined 功能描述:
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫(xiě)一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*