型號: | 74LV107PW |
廠商: | NXP SEMICONDUCTORS |
元件分類: | 通用總線功能 |
英文描述: | CLP SINE |
中文描述: | LV/LV-A/LVX/H SERIES, DUAL NEGATIVE EDGE TRIGGERED J-K FLIP-FLOP, COMPLEMENTARY OUTPUT, PDSO14 |
封裝: | 4.40 MM, PLASTIC, MO-153, SOT-402-1, TSSOP1-14 |
文件頁數: | 11/12頁 |
文件大?。?/td> | 121K |
代理商: | 74LV107PW |
相關PDF資料 |
PDF描述 |
---|---|
74LV107PWDH | CLP SINE |
74LV109 | Dual JK flip-flop with set and reset; positive-edge trigger |
74LV109D | CMOS |
74LV109DB | Dual JK flip-flop with set and reset; positive-edge trigger |
74LV109N | CMOS/TTL Compatible |
相關代理商/技術參數 |
參數描述 |
---|---|
74LV107PWDH | 制造商:PHILIPS 制造商全稱:NXP Semiconductors 功能描述:Dual JK flip-flop with reset; negative-edge trigger |
74LV107PW-T | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:J-K-Type Flip-Flop |
74LV109 | 制造商:PHILIPS 制造商全稱:NXP Semiconductors 功能描述:Dual JK flip-flop with set and reset; positive-edge trigger |
74LV109D | 制造商:PHILIPS 制造商全稱:NXP Semiconductors 功能描述:Dual JK flip-flop with set and reset; positive-edge trigger |
74LV109DB | 制造商:PHILIPS 制造商全稱:NXP Semiconductors 功能描述:Dual JK flip-flop with set and reset; positive-edge trigger |