參數(shù)資料
型號： 30044-23
廠商： NATIONAL SEMICONDUCTOR CORP
元件分類： 微控制器/微處理器
英文描述： Low Power Integrated x86-Compatible with MMX Support 32-Bit Geode GXm Processor(低功耗集成兼容X86帶有MMX的32位 Geode GXm技術(shù)處理器)
中文描述： 32-BIT, 200 MHz, MICROPROCESSOR, CPGA320
封裝： SPGA-320
文件頁數(shù)： 111/244頁
文件大?。?/td> 4496K
代理商： 30044-23
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁當(dāng)前第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁
Revision 3.1
111
www.national.com
Integrated Functions (
Continued
)
G
GX_BASE+840Ch-840Fh
MC_SYNC_TIM1 (R/W)
Default Value = 2A733225h
31
RSVD
LTMODE
Reserved:
Set to 0.
CAS Latency (LTMODE):
CAS latency is the delay, in clock cycles, between the registration of a read
command and the availability of the first piece of output data (BIOS interrogates EEPROM across the
I
2
C interface to determine this value):
000 = Reserved
010 = 2 CLK
100 = 4 CLK
001 = 1 CLK
011 = 3 CLK
101 = 5 CLK
This field will not take effect until SDRAMPRG (bit 0 of MC_MEM_CNTRL1) transitions from 0 to 1.
ERRATA:
CAS Latency of 1 CLK is not currently supported.
REF to REF/ACT Command Period (tRC):
Minimum number of SDRAM clock between REF and
REF/ACT commands:
0000 = Reserved
0100 = 5 CLK
1000 = 9 CLK
0001 = 2 CLK
0101 = 6 CLK
1001 = 10 CLK
0010 = 3 CLK
0110 = 7 CLK
1010 = 11 CLK
0011 = 4 CLK
0111 = 8 CLK
1011 = 12 CLK
ACT to PRE Command Period (tRAS):
Minimum number of SDRAM clocks between ACT and PRE
commands:
0000 = Reserved
0100 = 5 CLK
1000 = 9 CLK
0001 = 2 CLK
0101 = 6 CLK
1001 = 10 CLK
0010 = 3 CLK
0110 = 7 CLK
1010 = 11 CLK
0011 = 4 CLK
0111 = 8 CLK
1011 = 12 CLK
Reserved:
Set to 0.
PRE to ACT Command Period (tRP):
Minimum number of SDRAM clocks between PRE and ACT
commands:
000 = Reserved
010 = 2 CLK
100 = 4 CLK
001 = 1 CLK
011 = 3 CLK
101 = 5 CLK
Reserved:
Set to 0.
Delay Time ACT to READ/WRT Command (tRCD):
Minimum number of SDRAM clock between ACT
and READ/WRT commands:
000 = Reserved
010 = 2 CLK
100 = 4 CLK
001 = 1 CLK
011 = 3 CLK
101 = 5 CLK
Reserved:
Set to 0.
ACT(0) to ACT(1) Command Period (tRRD):
Minimum number of SDRAM clocks between ACT and
ACT command to two different component banks within the same module bank. The memory control-
ler does not perform back-to-back Activate commands to two different component banks without a
READ or WIRTE command between them. Hence, this field should be set to 001.
Reserved:
Set to 0.
Data-in to PRE command period (tDPL):
Minimum number of SDRAM clocks from the time the last
write datum is sampled till the bank is precharged:
000 = Reserved
010 = 2 CLK
100 = 4 CLK
001 = 1 CLK
011 = 3 CLK
101 = 5 CLK
Reserved:
Set to 0 or leave unchanged.
30:28
110 = 6 CLK
111 = 7 CLK
27:24
RC
1100 = 13 CLK
1101 = 14 CLK
1110 = 15 CLK
1111 = 16 CLK
23:20
RAS
1100 = 13 CLK
1101 = 14 CLK
1110 = 15 CLK
1111 = 16 CLK
19
RSVD
RP
18:16
110 = 6 CLK
111 = 7 CLK
15
RSVD
RCD
14:12
110 = 6 CLK
111 = 7 CLK
11
10:8
RSVD
RRD
7
RSVD
DPL
6:4
110 = 6 CLK
111 = 7 CLK
3:0
RSVD
GX_BASE+8414h-8417h
MC_GBASE_ADD (R/W)
Default Value = 00000000h
31:18
17
RSVD
TE
Reserved:
Set to 0.
Test Enable TEST[3:0]:
0 = TEST[3:0] are driven low
1 = TEST[3:0] pins are used to output test information
Test Enable Shared Control Pins:
0 = RASB#, CASB#, CKEB, WEB# are driven low
1 = RASB#, CASB#, CKEB, WEB# are used to output test information
Select:
This field is used for debug purposes only.
Reserved:
Set to 0.
16
TECTL
15:12
11
SEL
RSVD
Table 4-16. Memory Controller Registers (Continued)
Bit
Name
Description
相關(guān)PDF資料
PDF描述
30046-23 Low Power Integrated x86-Compatible 32-Bit Geode GXLV Processor(低功耗集成兼容X86的32位 Geode GXLV技術(shù)處理器)
300471U Radial, -55dotc, long life wsitching-power
300CNQ SCHOTTKY RECTIFIER
300CNQ035 SCHOTTKY RECTIFIER
300CNQ040 SCHOTTKY RECTIFIER
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
3004430 功能描述:DIN導(dǎo)軌式接線端子 UK 5-MTK RoHS:否 制造商:Phoenix Contact 類型:Feed Through Modular Terminal Block 位置/觸點(diǎn)數(shù)量:1 線規(guī)量程:26-14 電流額定值:5 A, 15 A 電壓額定值:300 V, 600 V 安裝風(fēng)格: 端接類型:Push-In
30044-44L 制造商:LENOX 功能描述:HOLE SAW BI-METAL 70MM
3004472 制造商:Phoenix Contact 功能描述:UK 5-HESI (5X20)
300448 功能描述:手工工具 RETAINING PIN RoHS:否 制造商:Molex 產(chǎn)品:Extraction Tools 類型: 描述/功能:Extraction tool
300449 制造商:MACOM 制造商全稱:Tyco Electronics 功能描述:HAND TOOL ASSEMBLY
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報(bào)價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報(bào)價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*