Rev. 1.01 7.1 Synthesizing an “M x 2.048MHz” clock signal, such that “M” can take on the value of “1”, “2”, “4”, or “8” with a clock" />
參數(shù)資料
型號： XRT8001IDTR-F
廠商： Exar Corporation
文件頁數(shù)： 30/48頁
文件大?。?/td> 0K
描述： IC WAN CLOCK E1/E1 DUAL 18SOIC
產(chǎn)品變化通告： Packaging Change 15/Jul/2010
標(biāo)準(zhǔn)包裝： 1,000
類型： 時鐘/頻率發(fā)生器
PLL： 是
主要目的： 以太網(wǎng)（WAN），T1/E1
輸入： 時鐘
輸出： 時鐘
電路數(shù)： 1
比率 - 輸入:輸出： 1:2
差分 - 輸入:輸出： 無/無
頻率 - 最大： 16.384kHz
電源電壓： 3.3 V ~ 5 V
工作溫度： -40°C ~ 85°C
安裝類型： 表面貼裝
封裝/外殼： 18-SOIC（0.295"，7.50mm 寬）
供應(yīng)商設(shè)備封裝： 18-SOIC
包裝： 帶卷 (TR)
XRT8001
36
Rev. 1.01
7.1 Synthesizing an “M x 2.048MHz” clock signal,
such that “M” can take on the value of “1”, “2”, “4”,
or “8” with a clock signal of 2.048MHz
Figure 21 presents a possible approach that can be
used. In this example, the user takes the 2.048MHz
clock signal, and runs it through an external “Divide-
by-32” counter (which is realized with two
74AHCT193). This “Divide-by-32” counter generates
a 64kHz clock signal, which is applied to the “FIN”
input pin of the XRT8001.
Serial_Data_Out
64kHz Clock Signal
Clear_Counter
2.048MHz_CLOCK
U1
XRT8001
3
18
1
16
17
8
6
13
11
FIN
SCLK
SDO
SDI
CS
MSB
CLK1
CLK2
LOCKDET
XRT8000_Select
M x 2.048MHz_CLOCK
WAN_CLOCK_PLL_LOCK_STATUS
U2
74AHCT193
15
1
10
9
5
4
11
14
3
2
6
7
12
13
A
B
C
D
UP
DN
LOAD
CLR
QA
QB
QC
QD
CO
BO
Serial_Clock
U3
74AHCT193
15
1
10
9
5
4
11
14
3
2
6
7
12
13
A
B
C
D
UP
DN
LOAD
CLR
QA
QB
QC
QD
CO
BO
R1
1K
1
2
M x 2.048MHz_CLOCK
+5V
Serial_Data_In
Figure 21: Circuit that inputs a 2.048MHz clock and generates a “M” x 2.048MHz clock
If the user configures the XRT8001 WAN Clock to
operate in the “
High Speed – Reverse” Mode, then
it will accepts a 64kHz clock signal (via the FIN
input) and generates an “M x 2.048MHz” clock
signal via both the CLK1 and CLK2 outputs.
NOTES:
1.
In this configuration, “M” can be configured to be of
value “1”, “2”, “4” or “8”.
2.
The steps required to configure the XRT8001 into the
“High Speed – Reverse” Mode are presented below.
7.2 Configuring the XRT8001 WAN Clock to operate
in the “High Speed – Reverse” Mode.
The following is a “six-step” procedure to configure the
XRT8001 WAN Clock into the “High Speed – Reverse”
Mode.
STEP 1 – Configure the XRT8001 to operate in the
“SLAVE” Mode, by pulling the “MSB” input pin (pin 8)
to GND (low).
STEP 2 – Write the binary expression “1101” into bit-
fields D4 through D1, within Command Register, CR0,
as indicated below.
Command Register, CR1 (Address = 0x01)
D4
D3
D2
D1
D0
M4
M3
M2
M1
PL2EN
1
0
1
X
相關(guān)PDF資料
PDF描述
VE-JTV-MX-F3 CONVERTER MOD DC/DC 5.8V 75W
VE-JTV-MX-F1 CONVERTER MOD DC/DC 5.8V 75W
VE-JTT-MX-F4 CONVERTER MOD DC/DC 6.5V 75W
VE-JTT-MX-F3 CONVERTER MOD DC/DC 6.5V 75W
VE-JTT-MX-F1 CONVERTER MOD DC/DC 6.5V 75W
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
XRT8001IP 制造商:EXAR 制造商全稱:EXAR 功能描述:WAN Clock for T1 and E1 Systems
XRT8001IP-F 功能描述:鎖相環(huán) - PLL RoHS:否 制造商:Silicon Labs 類型:PLL Clock Multiplier 電路數(shù)量:1 最大輸入頻率:710 MHz 最小輸入頻率:0.002 MHz 輸出頻率范圍:0.002 MHz to 808 MHz 電源電壓-最大:3.63 V 電源電壓-最小:1.71 V 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 封裝 / 箱體:QFN-36 封裝:Tray
XRT8010 制造商:EXAR 制造商全稱:EXAR 功能描述:312MHZ CLOCK & CRYSTAL MULTIPLIER WITH LVDS OUTPUTS
XRT8010ES 功能描述:鎖相環(huán) - PLL RoHS:否 制造商:Silicon Labs 類型:PLL Clock Multiplier 電路數(shù)量:1 最大輸入頻率:710 MHz 最小輸入頻率:0.002 MHz 輸出頻率范圍:0.002 MHz to 808 MHz 電源電壓-最大:3.63 V 電源電壓-最小:1.71 V 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 封裝 / 箱體:QFN-36 封裝:Tray
XRT8010IL 制造商:EXAR 制造商全稱:EXAR 功能描述:312MHZ CLOCK & CRYSTAL MULTIPLIER WITH LVDS OUTPUTS
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*