參數(shù)資料
型號： XRT74L74IB
廠商： EXAR CORP
元件分類： 數(shù)字傳輸電路
英文描述： 4 CHANNEL, ATM UNI/PPP DS3/E3 FRAMING CONTROLLER
中文描述： DATACOM, FRAMER, PBGA388
封裝： 35 X 35 MM, PLASTIC, BGA-388
文件頁數(shù)： 4/498頁
文件大?。?/td> 2941K
代理商： XRT74L74IB
第1頁第2頁第3頁當前第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁第324頁第325頁第326頁第327頁第328頁第329頁第330頁第331頁第332頁第333頁第334頁第335頁第336頁第337頁第338頁第339頁第340頁第341頁第342頁第343頁第344頁第345頁第346頁第347頁第348頁第349頁第350頁第351頁第352頁第353頁第354頁第355頁第356頁第357頁第358頁第359頁第360頁第361頁第362頁第363頁第364頁第365頁第366頁第367頁第368頁第369頁第370頁第371頁第372頁第373頁第374頁第375頁第376頁第377頁第378頁第379頁第380頁第381頁第382頁第383頁第384頁第385頁第386頁第387頁第388頁第389頁第390頁第391頁第392頁第393頁第394頁第395頁第396頁第397頁第398頁第399頁第400頁第401頁第402頁第403頁第404頁第405頁第406頁第407頁第408頁第409頁第410頁第411頁第412頁第413頁第414頁第415頁第416頁第417頁第418頁第419頁第420頁第421頁第422頁第423頁第424頁第425頁第426頁第427頁第428頁第429頁第430頁第431頁第432頁第433頁第434頁第435頁第436頁第437頁第438頁第439頁第440頁第441頁第442頁第443頁第444頁第445頁第446頁第447頁第448頁第449頁第450頁第451頁第452頁第453頁第454頁第455頁第456頁第457頁第458頁第459頁第460頁第461頁第462頁第463頁第464頁第465頁第466頁第467頁第468頁第469頁第470頁第471頁第472頁第473頁第474頁第475頁第476頁第477頁第478頁第479頁第480頁第481頁第482頁第483頁第484頁第485頁第486頁第487頁第488頁第489頁第490頁第491頁第492頁第493頁第494頁第495頁第496頁第497頁第498頁
XRT74L74
4 CHANNEL, ATM UNI/PPP DS3/E3 FRAMING CONTROLLER
REV. P1.1.1
PRELIMINARY
II
ING
..................................................................................................................................................................................... 110
F
IGURE
13. F
LOW
-C
HART
OF
THE
“UNI D
EVICE
S
ELECTION
AND
W
RITE
P
ROCEDURE
”
FOR
THE
M
ULTI
-PHY O
PERATION
. ..................... 111
F
IGURE
14. T
IMING
D
IAGRAM
OF
THE
T
RANSMIT
UTOPIA D
ATA
AND
A
DDRESS
B
US
SIGNALS
,
DURING
THE
“M
ULTI
-PHY” UNI D
EVICE
S
ELECTION
AND
W
RITE
O
PERATIONS
..................................................................................................................................................... 111
3.2 TRANSMIT CELL PROCESSOR .................................................................................................................. 115
3.2.1 BRIEF DESCRIPTION OF THE TRANSMIT CELL PROCESSOR .......................................................................... 115
3.2.2 FUNCTIONAL DESCRIPTION OF TRANSMIT CELL PROCESSOR...................................................................... 115
F
IGURE
15. S
IMPLE
I
LLUSTRATION
OF
THE
T
RANSMIT
C
ELL
P
ROCESSOR
B
LOCK
AND
THE
A
SSOCIATED
E
XTERNAL
P
INS
........................ 115
F
IGURE
16. F
UNCTIONAL
B
LOCK
D
IAGRAM
OF
THE
T
RANSMIT
C
ELL
P
ROCESSOR
B
LOCK
...................................................................... 116
F
IGURE
17. B
EHAVIOR
OF
T
X
GFC, T
X
GFCC
LK
,
AND
T
X
GFCMSB
DURING
GFC
INSERTION
INTO
THE
“O
UTBOUND
” C
ELL
.................... 120
3.3 TRANSMIT PLCP PROCESSOR .................................................................................................................. 124
3.3.1 BRIEF DESCRIPTION OF THE TRANSMIT PLCP PROCESSOR .......................................................................... 124
3.3.2 DESCRIPTION OF THE PLCP FRAME AND THE PATH OVERHEAD (POH) BYTES........................................... 125
F
IGURE
18. S
IMPLE
I
LLUSTRATION
OF
THE
T
RANSMIT
PLCP P
ROCESSOR
B
LOCK
................................................................................. 125
3.3.3 FUNCTIONAL DESCRIPTION OF THE TRANSMIT PLCP PROCESSOR BLOCK................................................ 127
F
IGURE
19. F
UNCTIONAL
B
LOCK
D
IAGRAM
OF
THE
T
RANSMIT
PLCP P
ROCESSOR
................................................................................ 127
F
IGURE
20. A
N
I
LLUSTRATION
OF
THE
B
EHAVIOR
OF
THE
T
X
POH S
ERIAL
I
NTERFACE
SIGNALS
DURING
U
SER
I
NPUT OF
POH D
ATA
....... 134
3.4 TRANSMIT DS3 FRAMER ............................................................................................................................ 135
3.4.1 BRIEF DESCRIPTION OF THE TRANSMIT DS3 FRAMER .................................................................................... 135
3.5 TRANSMIT E3 FRAMER .............................................................................................................................. 135
3.5.1 BRIEF DESCRIPTION OF THE TANSMIT E3 FRAMER.......................................................................................... 135
4.0 THE RECEIVE SECTION ...................................................................................................................136
4.1 RECEIVE DS3 FRAMER ............................................................................................................................... 136
4.1.1 BRIEF DESCRIPTION OF THE RECEIVE DS3 FRAMER ....................................................................................... 136
F
IGURE
21. B
LOCK
D
IAGRAM
OF
THE
R
ECEIVER
DS3 F
RAMER
,
WITH
ASSOCIATED
PINS
........................................................................ 137
F
IGURE
22. F
UNCTIONAL
B
LOCK
D
IAGRAM
OF
R
ECEIVER
F
RAMER
....................................................................................................... 138
4.2 RECEIVE PLCP PROCESSOR .................................................................................................................... 138
4.2.1 OPERATION OF THE RECEIVE PLCP PROCESSOR............................................................................................ 138
F
IGURE
23. I
LLUSTRATION
OF
THE
S
IMPLE
B
LOCK
D
IAGRAM
OF
THE
R
ECEIVE
PLCP P
ROCESSOR
........................................................ 139
4.2.2 FUNCTIONAL DESCRIPTION OF THE RECEIVE PLCP PROCESSOR ................................................................ 139
F
IGURE
24. F
UNCTIONAL
B
LOCK
D
IAGRAM
OF
THE
R
ECEIVE
PLCP P
ROCESSOR
B
LOCK
....................................................................... 139
F
IGURE
25. S
TATE
M
ACHINE
D
IAGRAM
OF
THE
R
ECEIVE
PLCP P
ROCESSOR
F
RAMING
A
LGORITHM
...................................................... 141
F
IGURE
26. T
IMING
R
ELATIONSHIP
BETWEEN
THE
R
ECEIVE
PLCP POH B
YTE
S
ERIAL
O
UTPUT
P
ORT
PINS
—R
X
POH, R
X
POHF
RAME
AND
R
X
-
POHC
LK
. ........................................................................................................................................................................... 146
4.3 RECEIVE CELL PROCESSOR ..................................................................................................................... 148
4.3.1 BRIEF DESCRIPTION OF THE RECEIVE CELL PROCESSOR ............................................................................. 148
F
IGURE
27. S
IMPLE
I
LLUSTRATION
OF
THE
R
ECEIVE
C
ELL
P
ROCESSOR
,
WITH
ASSOCIATED
P
INS
........................................................... 148
4.3.2 FUNCTIONAL DESCRIPTION OF RECEIVE CELL PROCESSOR......................................................................... 148
F
IGURE
28. F
UNCTIONAL
B
LOCK
D
IAGRAM
OF
THE
R
ECEIVE
C
ELL
P
ROCESSOR
.................................................................................... 149
F
IGURE
29. C
ELL
D
ELINEATION
A
LGORITHM
E
MPLOYED
BY
THE
R
ECEIVE
C
ELL
P
ROCESSOR
,
WHEN
THE
UNI
IS
OPERATING
IN
THE
“D
IRECT
-
M
APPED
” ATM M
ODE
. ........................................................................................................................................................ 150
F
IGURE
30. I
LLUSTRATION
OF
O
VERALL
C
ELL
F
ILTERING
/P
ROCESSING
PROCEDURING
THE
OCCURS
WITHIN
THE
R
ECEIVE
C
ELL
P
ROCESSOR
152
F
IGURE
31. S
TATE
M
ACHINE
D
IAGRAM
OF
THE
HEC B
YTE
E
RROR
C
ORRECTION
/D
ETECTION
A
LGORITHM
............................................. 153
F
IGURE
32. A
N
A
PPROACH
TO
P
ROCESSING
S
EGMENT
OAM
CELLS
,
VIA
THE
R
ECEIVE
C
ELL
P
ROCESSOR
............................................ 164
F
IGURE
33. A
PPROACH
TO
P
ROCESSING
“E
ND
-
TO
-E
ND
” OAM C
ELLS
.................................................................................................. 164
F
IGURE
34. I
LLUSTRATION
OF
THE
B
EHAVIOR
OF
THE
R
X
GFC S
ERIAL
O
UTPUT
P
ORT
SIGNALS
............................................................. 167
4.4 RECEIVE UTOPIA INTERFACE BLOCK ..................................................................................................... 168
4.4.1 BRIEF DESCRIPTION OF THE RECEIVE UTOPIA INTERFACE BLOCK.............................................................. 168
4.4.2 FUNCTIONAL DESCRIPTION OF RECEIVE UTOPIA............................................................................................. 168
F
IGURE
35. S
IMPLE
B
LOCK
D
IAGRAM
OF
R
ECEIVE
UTOPIA B
LOCK
OF
UNI......................................................................................... 168
F
IGURE
36. F
UNCTIONAL
B
LOCK
D
IAGRAM
OF
THE
R
ECEIVE
UTOPIA I
NTERFACE
B
LOCK
..................................................................... 170
F
IGURE
37. T
IMING
D
IAGRAM
OF
R
X
UC
LAV
/R
X
E
MPTY
B
AND
VARIOUS
OTHER
SIGNALS
DURING
READS
FROM
THE
R
ECEIVE
UTOPIA,
WHILE
OP
-
ERATING
IN
THE
O
CTET
-L
EVEL
H
ANDSHAKING
M
ODE
............................................................................................................ 174
F
IGURE
38. T
IMING
D
IAGRAM
OF
VARIOUS
R
ECEIVE
UTOPIA I
NTERFACE
BLOCK
SIGNALS
,
WHEN
THE
R
ECEIVE
UTOPIA I
NTERFACE
BLOCK
IS
OPERATING
IN
THE
“C
ELL
L
EVEL
” H
ANDSHAKE
M
ODE
........................................................................................................... 175
F
IGURE
39. S
IMPLE
I
LLUSTRATION
OF
S
INGLE
-PHY O
PERATION
.......................................................................................................... 178
F
IGURE
40. F
LOW
C
HART
DEPICTING
THE
APPROACH
THAT
THE
ATM L
AYER
P
ROCESSOR
SHOULD
TAKE
WHEN
READING
CELL
DATA
FROM
THE
R
ECEIVE
UTOPIA I
NTERFACE
,
IN
THE
S
INGLE
-PHY M
ODE
................................................................................................... 179
F
IGURE
41. T
IMING
D
IAGRAM
OF
ATM L
AYER
PROCESSOR
R
ECEIVING
D
ATA
FROM
THE
UNI
OVER
THE
UTOPIA D
ATA
B
US
, (S
INGLE
-PHY
M
ODE
/C
ELL
L
EVEL
H
ANDSHAKING
)...................................................................................................................................... 180
F
IGURE
42. T
IMING
D
IAGRAM
OF
ATM L
AYER
PROCESSOR
R
ECEIVING
D
ATA
FROM
THE
UNI
OVER
THE
UTOPIA D
ATA
B
US
, (S
INGLE
-PHY
M
ODE
/O
CTET
L
EVEL
H
ANDSHAKING
). .................................................................................................................................. 180
F
IGURE
43. A
N
I
LLUSTRATION
OF
M
ULTI
-PHY O
PERATION
WITH
UNI
DEVICES
#1
AND
#2.................................................................... 182
相關(guān)PDF資料
PDF描述
XRT75L00D E3/DS3/STS-1 LINE INTERFACE UNIT WITH SONET DESYNCHRONIZER
XRT75L00DIV E3/DS3/STS-1 LINE INTERFACE UNIT WITH SONET DESYNCHRONIZER
XRT75L02 TWO CHANNEL E3/DS3/STS-1 LINE INTERFACE UNIT WITH JITTER
XRT75L02IV TWO CHANNEL E3/DS3/STS-1 LINE INTERFACE UNIT WITH JITTER
XRT75L03D THREE CHANNEL E3/DS3/STS-1 LINE INTERFACE UNIT WITH SONET DESYNCHRONIZER
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
XRT75L00 制造商:EXAR 制造商全稱:EXAR 功能描述:E3/DS3/STS-1 LINE INTERFACE UNIT WITH JITTER ATTENUATOR
XRT75L00D 制造商:EXAR 制造商全稱:EXAR 功能描述:E3/DS3/STS-1 LINE INTERFACE UNIT WITH SONET DESYNCHRONIZER
XRT75L00DES 功能描述:時鐘合成器/抖動清除器 LIU+DESYNCH 3.3V LIU+DESYNCH 3.3V RoHS:否 制造商:Skyworks Solutions, Inc. 輸出端數(shù)量: 輸出電平: 最大輸出頻率: 輸入電平: 最大輸入頻率:6.1 GHz 電源電壓-最大:3.3 V 電源電壓-最小:2.7 V 封裝 / 箱體:TSSOP-28 封裝:Reel
XRT75L00DIV 功能描述:外圍驅(qū)動器與原件 - PCI 3.3V 1 CH E3/DS3/STS W/SONET DE-SYNCH RoHS:否 制造商:PLX Technology 工作電源電壓: 最大工作溫度: 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FCBGA-1156 封裝:Tray
XRT75L00DIV-F 功能描述:外圍驅(qū)動器與原件 - PCI 1-Ch DS3, E3, SONET RoHS:否 制造商:PLX Technology 工作電源電壓: 最大工作溫度: 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FCBGA-1156 封裝:Tray
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*