- 您現(xiàn)在的位置：買(mǎi)賣(mài)IC網(wǎng) > PDF目錄3965 > XPC850ZT80BU (Freescale Semiconductor)IC MPU POWERQUICC 80MHZ 256-PBGA PDF資料下載
參數(shù)資料
| 型號(hào)： | XPC850ZT80BU |
| 廠(chǎng)商： | Freescale Semiconductor |
| 文件頁(yè)數(shù)： | 42/72頁(yè) |
| 文件大小： | 0K |
| 描述： | IC MPU POWERQUICC 80MHZ 256-PBGA |
| 標(biāo)準(zhǔn)包裝： | 60 |
| 系列： | MPC8xx |
| 處理器類(lèi)型： | 32-位 MPC8xx PowerQUICC |
| 速度： | 80MHz |
| 電壓： | 3.3V |
| 安裝類(lèi)型： | 表面貼裝 |
| 封裝/外殼： | 256-LBGA |
| 供應(yīng)商設(shè)備封裝： | 256-PBGA（23x23） |
| 包裝： | 托盤(pán) |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)當(dāng)前第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)
MPC850 PowerQUICC Integrated Communications Processor Hardware Specifications, Rev. 2
Freescale Semiconductor
47
CPM Electrical Characteristics
Figure 45. SI Receive Timing Diagram with Normal Clocking (DSC = 0)
82
L1RCLK, L1TCLK frequency (DSC =1)
—
16.00 or
SYNCCLK/2
MHz
83
L1RCLK, L1TCLK width low (DSC =1)
P + 10
—
ns
83A
L1RCLK, L1TCLK width high (DSC = 1)3
P + 10
—
ns
84
L1CLK edge to L1CLKO valid (DSC = 1)
—
30.00
ns
85
L1RQ valid before falling edge of L1TSYNC4
1.00
—
L1TCLK
86
L1GR setup time2
42.00
—
ns
87
L1GR hold time
42.00
—
ns
88
L1xCLK edge to L1SYNC valid (FSD = 00) CNT =
0000, BYT = 0, DSC = 0)
—0.00
ns
1
The ratio SyncCLK/L1RCLK must be greater than 2.5/1.
2
These specs are valid for IDL mode only.
3
Where P = 1/CLKOUT. Thus for a 25-MHz CLKO1 rate, P = 40 ns.
4
These strobes and TxD on the first bit of the frame become valid after L1CLK edge or L1SYNC,
whichever is later.
Table 17. SI Timing (continued)
Num
Characteristic
All Frequencies
Unit
Min
Max
L1RxD
(Input)
79
76
77
74
L1RCLK
(FE=0, CE=0)
(Input)
L1RCLK
(FE=1, CE=1)
(Input)
L1RSYNC
(Input)
L1ST
n
(Output)
71
70
RFSD=1
75
72
73
78
BIT0
71a
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| XPC850ZT66BU | IC MPU POWERQUICC 66MHZ 256-PBGA |
| XPC850ZT50BU | IC MPU POWERQUICC 50MHZ 256-PBGA |
| XPC850SRZT80BU | IC MPU POWERQUICC 80MHZ 256-PBGA |
| XPC850SRZT66BU | IC MPU POWERQUICC 66MHZ 256-PBGA |
| XPC850SRZT50BU | IC MPU POWERQUICC 50MHZ 256-PBGA |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| XPC855TCZP50D4 | 制造商:MOTOROLA 制造商全稱(chēng):Motorola, Inc 功能描述:Family Hardware Specifications |
| XPC855TCZP66D4 | 制造商:MOTOROLA 制造商全稱(chēng):Motorola, Inc 功能描述:Family Hardware Specifications |
| XPC855TZP50 | 制造商:未知廠(chǎng)家 制造商全稱(chēng):未知廠(chǎng)家 功能描述:Controller Miscellaneous - Datasheet Reference |
| XPC855TZP50D4 | 制造商:Motorola Inc 功能描述: |
| XPC855TZP66D4 | 制造商:MOTOROLA 制造商全稱(chēng):Motorola, Inc 功能描述:Family Hardware Specifications |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。