- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄4187 > XC5VTX240T-2FFG1759I (Xilinx Inc)IC FPGA VIRTEX5TXT 240K 1759FBGA PDF資料下載
參數(shù)資料
| 型號： | XC5VTX240T-2FFG1759I |
| 廠商： | Xilinx Inc |
| 文件頁數(shù)： | 39/91頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC FPGA VIRTEX5TXT 240K 1759FBGA |
| 產(chǎn)品培訓模塊： | PCI Express and Virtex® -5 FPGAs |
| 標準包裝： | 1 |
| 系列： | Virtex®-5 TXT |
| LAB/CLB數(shù)： | 18720 |
| 邏輯元件/單元數(shù)： | 239616 |
| RAM 位總計： | 11943936 |
| 輸入/輸出數(shù)： | 680 |
| 電源電壓： | 0.95 V ~ 1.05 V |
| 安裝類型： | 表面貼裝 |
| 工作溫度： | -40°C ~ 100°C |
| 封裝/外殼： | 1759-BBGA，F(xiàn)CBGA |
| 供應商設備封裝： | 1759-FCBGA |
| 配用： | 568-5088-ND - BOARD DEMO DAC1408D750 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁當前第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁
Virtex-5 FPGA Data Sheet: DC and Switching Characteristics
DS202 (v5.3) May 5, 2010
Product Specification
44
Input/Output Delay Switching Characteristics
CLB Switching Characteristics
Table 64: Input/Output Delay Switching Characteristics
Symbol
Description
Speed Grade
Units
-3
-2
-1
IDELAYCTRL
TIDELAYCTRLCO_RDY
Reset to Ready for IDELAYCTRL
3.00
s
FIDELAYCTRL_REF
REFCLK frequency
200.00
MHz
IDELAYCTRL_REF_PRECISION
REFCLK precision
±10
MHz
TIDELAYCTRL_RPW
Minimum Reset pulse width
50.00
ns
IODELAY
TIDELAYRESOLUTION
IODELAY Chain Delay Resolution
1/(64 x FREF x1e6)(1)
ps
TIDELAYPAT_JIT
Pattern dependent period jitter in delay chain
for clock pattern
000
Note 2
Pattern dependent period jitter in delay chain
for random data pattern (PRBS 23)
±5
Note 2
TIODELAY_CLK_MAX
Maximum frequency of CLK input to IODELAY
300
250
MHz
TIODCCK_CE / TIODCKC_CE
CE pin Setup/Hold with respect to CK
0.29
–0.06
0.34
–0.06
0.42
–0.06
ns
TIODCK_INC/ TIODCKC_INC
INC pin Setup/Hold with respect to CK
0.18
0.02
0.20
0.04
0.24
0.06
ns
TIODCK_RST/ TIODCKC_RST
RST pin Setup/Hold with respect to CK
0.25
–0.12
0.28
–0.12
0.33
–0.12
ns
TIODDO_T
TSCONTROL delay to MUXE/MUXF switching
and through IODELAY
Note 3
TIODDO_IDATAIN
Propagation delay through IODELAY
Note 3
TIODDO_ODATAIN
Propagation delay through IODELAY
Note 3
Notes:
1.
Average Tap Delay at 200 MHz = 78 ps.
2.
Units in ps, peak-to-peak per tap, in High Performance mode.
3.
Delay depends on IODELAY tap setting. See TRACE report for actual values.
Table 65: CLB Switching Characteristics
Symbol
Description
Speed Grade
Units
-3
-2
-1
Combinatorial Delays
TILO
An – Dn LUT address to A
0.08
0.09
0.10
ns, Max
An – Dn LUT address to AMUX/CMUX
0.20
0.22
0.25
ns, Max
An – Dn LUT address to BMUX_A
0.31
0.35
0.40
ns, Max
TITO
An – Dn inputs to A – D Q outputs
0.67
0.77
0.90
ns, Max
TAXA
AX inputs to AMUX output
0.39
0.44
0.53
ns, Max
TAXB
AX inputs to BMUX output
0.46
0.52
0.61
ns, Max
TAXC
AX inputs to CMUX output
0.31
0.36
0.42
ns, Max
TAXD
AX inputs to DMUX output
0.55
0.62
0.73
ns, Max
TBXB
BX inputs to BMUX output
0.36
0.41
0.48
ns, Max
TBXD
BX inputs to DMUX output
0.45
0.51
0.59
ns, Max
相關PDF資料 |
PDF描述 |
|---|---|
| XC5VTX240T-2FF1759I | IC FPGA VIRTEX5TXT 240K 1759FBGA |
| XC5VLX330-1FFG1760I | IC FPGA VIRTEX-5 330K 1760FBGA |
| XC5VLX330-1FF1760I | IC FPGA VIRTEX-5 330K 1760FBGA |
| XC5VSX95T-2FFG1136C | IC FPGA VIRTEX-5 95K 1136FBGA |
| XC6VLX760-1FFG1760C | IC FPGA VIRTEX 6 758K 1760FFGBGA |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| XC-600140 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Class II Ceramic Disc Capacitors |
| XC609-II38E | 制造商:Seiko Instruments Inc (SII) 功能描述:REFLOWABLE BACKUP CAPACITOR - Tape and Reel |
| XC6101 | 制造商:TOREX 制造商全稱:Torex Semiconductor 功能描述:Voltage Detector (VDF=1.6V~5.0V) |
| XC6101_1 | 制造商:TOREX 制造商全稱:Torex Semiconductor 功能描述:Voltage Detector (VDF=1.6V~5.0V) |
| XC610101A016EL | 制造商:TOREX 制造商全稱:Torex Semiconductor 功能描述:Voltage Detector (VDF=1.6V~5.0V) |
發(fā)布緊急采購，3分鐘左右您將得到回復。