- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄4187 > XC5VTX240T-2FFG1759I (Xilinx Inc)IC FPGA VIRTEX5TXT 240K 1759FBGA PDF資料下載
參數(shù)資料
| 型號： | XC5VTX240T-2FFG1759I |
| 廠商： | Xilinx Inc |
| 文件頁數(shù)： | 37/91頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC FPGA VIRTEX5TXT 240K 1759FBGA |
| 產(chǎn)品培訓(xùn)模塊： | PCI Express and Virtex® -5 FPGAs |
| 標(biāo)準(zhǔn)包裝： | 1 |
| 系列： | Virtex®-5 TXT |
| LAB/CLB數(shù)： | 18720 |
| 邏輯元件/單元數(shù)： | 239616 |
| RAM 位總計： | 11943936 |
| 輸入/輸出數(shù)： | 680 |
| 電源電壓： | 0.95 V ~ 1.05 V |
| 安裝類型： | 表面貼裝 |
| 工作溫度： | -40°C ~ 100°C |
| 封裝/外殼： | 1759-BBGA，F(xiàn)CBGA |
| 供應(yīng)商設(shè)備封裝： | 1759-FCBGA |
| 配用： | 568-5088-ND - BOARD DEMO DAC1408D750 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁當(dāng)前第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁
Virtex-5 FPGA Data Sheet: DC and Switching Characteristics
DS202 (v5.3) May 5, 2010
Product Specification
42
Input Serializer/Deserializer Switching Characteristics
Table 62: ISERDES Switching Characteristics
Symbol
Description
Speed Grade
Units
-3
-2
-1
Setup/Hold for Control Lines
TISCCK_BITSLIP/ TISCKC_BITSLIP
BITSLIP pin Setup/Hold with respect to CLKDIV
0.10
0.00
0.11
0.00
0.12
0.00
ns
TISCCK_CE / TISCKC_CE(2)
CE pin Setup/Hold with respect to CLK (for CE1)
0.43
–0.24
0.49
–0.24
0.59
–0.24
ns
TISCCK_CE2 / TISCKC_CE2(2)
CE pin Setup/Hold with respect to CLKDIV (for CE2)
0.03
0.11
0.04
0.13
0.06
0.15
ns
Setup/Hold for Data Lines
TISDCK_D /TISCKD_D
D pin Setup/Hold with respect to CLK
0.34
–0.12
0.37
–0.12
0.39
–0.12
ns
TISDCK_DDLY /TISCKD_DDLY
DDLY pin Setup/Hold with respect to CLK (using
IODELAY)
0.31
–0.09
0.33
–0.09
0.36
–0.08
ns
TISDCK_DDR /TISCKD_DDR
D pin Setup/Hold with respect to CLK at DDR mode
0.34
–0.12
0.37
–0.12
0.39
–0.12
ns
TISDCK_DDLY_DDR
TISCKD_DDLY_DDR
D pin Setup/Hold with respect to CLK at DDR mode
(using IODELAY)
0.31
–0.09
0.33
–0.09
0.36
–0.08
ns
Sequential Delays
TISCKO_Q
CLKDIV to out at Q pin
0.46
0.51
0.60
ns
Propagation Delays
TISDO_DO
D input to DO output pin
0.20
0.22
0.26
ns
Notes:
1.
Recorded at 0 tap value.
2.
TISCCK_CE2 and TISCKC_CE2 are reported as TISCCK_CE/TISCKC_CE in TRACE report.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| XC5VTX240T-2FF1759I | IC FPGA VIRTEX5TXT 240K 1759FBGA |
| XC5VLX330-1FFG1760I | IC FPGA VIRTEX-5 330K 1760FBGA |
| XC5VLX330-1FF1760I | IC FPGA VIRTEX-5 330K 1760FBGA |
| XC5VSX95T-2FFG1136C | IC FPGA VIRTEX-5 95K 1136FBGA |
| XC6VLX760-1FFG1760C | IC FPGA VIRTEX 6 758K 1760FFGBGA |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| XC-600140 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Class II Ceramic Disc Capacitors |
| XC609-II38E | 制造商:Seiko Instruments Inc (SII) 功能描述:REFLOWABLE BACKUP CAPACITOR - Tape and Reel |
| XC6101 | 制造商:TOREX 制造商全稱:Torex Semiconductor 功能描述:Voltage Detector (VDF=1.6V~5.0V) |
| XC6101_1 | 制造商:TOREX 制造商全稱:Torex Semiconductor 功能描述:Voltage Detector (VDF=1.6V~5.0V) |
| XC610101A016EL | 制造商:TOREX 制造商全稱:Torex Semiconductor 功能描述:Voltage Detector (VDF=1.6V~5.0V) |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。