參數資料
型號： XC3S100E-5CPG132C
廠商： Xilinx Inc
文件頁數： 89/227頁
文件大?。?/td> 0K
描述： IC FPGA SPARTAN-3E 100K 132CSBGA
產品培訓模塊： Extended Spartan 3A FPGA Family
標準包裝： 360
系列： Spartan®-3E
LAB/CLB數： 240
邏輯元件/單元數： 2160
RAM 位總計： 73728
輸入/輸出數： 83
門數： 100000
電源電壓： 1.14 V ~ 1.26 V
安裝類型： 表面貼裝
工作溫度： 0°C ~ 85°C
封裝/外殼： 132-TFBGA，CSPBGA
供應商設備封裝： 132-CSPBGA（8x8）
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁當前第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁
Spartan-3E FPGA Family: Pinout Descriptions
DS312 (v4.1) July 19, 2013
Product Specification
179
TQ144 Footprint
Note pin 1 indicator in top-left corner and logo orientation.
Double arrows (
) indicates a pinout migration difference
between the XC3S100E and XC3S250E.
X-Ref Target - Figure 82
Figure 82: TQ144 Package Footprint (top view)
TD
I
IO
_L10N
_0/
H
SW
AP
IO
_L10P_0
IP
IO
_L09N
_0
IO
_L09P_0
VC
C
O
_0
VC
C
A
U
X
IP
IO
_L08N
_0/
V
R
E
F
_
0
IO
_L08P_0
GN
D
IO
_L07N
_0/
G
C
L
K11
IO
_L07P_0/
GC
LK10
IP
_L06N
_
0/
GC
LK9
IP
_L06P_0/
GC
LK8
GN
D
IO
_L05N
_0/
G
C
L
K7
IO
_L05P_0/
GC
LK6
IO
/V
RE
F
_
0
IO
_L04N
_0/
G
C
L
K5
IO
_L04P_0/
GC
LK4
VC
C
O
_0
IP
_L03N
_
0
IP
_L03P_0
GN
D
IO
_L02N
_0
IO
_L02P_0
V
C
CI
NT
IP
IO
_L01N
_0
IO
_L01P_0
IP
TC
K
TD
O
144
143
142
141
140
139
138
137
136
135
134
133
132
131
130
129
128
127
126
125
124
123
122
121
120
119
118
117
116
115
114
113
112
111
110
109
PROG_B
1
108 TMS
IO_L01P_3
2
107 IP
IO_L01N_3
3
106 IO_L10N_1/LDC2
IO_L02P_3
4
105 IO_L10P_1/LDC1
IO_L02N_3/VREF_3
5
104 IO_L09N_1/LDC0
IP
6
103 IO_L09P_1/HDC
IO_L03P_3
7
102 VCCAUX
IO_L03N_3
8
101 IP
VCCINT
9
100 VCCO_1
(
)IP
10
99
GND
11
98
IO/A0
IP/VREF_3
12
97
IO_L08N_1/A1
VCCO_3
13
96
IO_L08P_1/A2
IO_L04P_3/LHCLK0
14
95
IP/VREF_1
IO_L04N_3/LHCLK1
15
IO_L07N_1/A3/RHCLK7
IO_L05P_3/LHCLK2
16
IO_L07P_1/A4/RHCLK6
IO_L05N_3/LHCLK3
17
IO_L06N_1/A5/RHCLK5
IP
18
IO_L06P_1/A6/RHCLK4
GND
19
90
GND
IO_L06P_3/LHCLK4
20
89
IP
IO_L06N_3/LHCLK5
21
IO_L05N_1/A7/RHCLK3
IO_L07P_3/LHCLK6
22
IO_L05P_1/A8/RHCLK2
IO_L07N_3/LHCLK7
23
IO_L04N_1/A9/RHCLK1
IP
24
IO_L04P_1/A10/RHCLK0
IO_L08P_3
25
84
IP
IO_L08N_3
26
83
IO/VREF_1
GND
27
82
IO_L03N_1/A11
VCCO_3
28
81
IO_L03P_1/A12
(
)IP
29
80
VCCINT
VCCAUX
30
79
VCCO_1
(
) IO/VREF_3
31
78
IP
IO_L09P_3
32
77
IO_L02N_1/A13
IO_L09N_3
33
76
IO_L02P_1/A14
IO_L10P_3
34
75
IO_L01N_1/A15
IO_L10N_3
35
74
IO_L01P_1/A16
IP
36
73
GND
37
38
39
40
41
42
43
44
45
46
47
48
49
52
55
60
61
62
63
64
65
66
67
68
69
70
71
72
GN
D
IP
IO_L01P_2/
C
S
O_B
IO_L01N
_2/
IN
IT
_B
IP
VC
C
O
_2
IO
_L02P_2/
D
O
U
T
/B
U
S
Y
IO
_L02N
_2/
M
OSI
/C
S
I_
B
V
C
CI
NT
GN
D
IP
_L03P_2
IP
_L03N
_2/
VR
EF
_2
VC
C
O
_2
IO
_L04P_2/
D
7
/G
C
L
K12
IO
_L04N
_2/
D
6
/G
C
L
K13
IO
/D
5
IO
_L05P_2/
D
4
/G
C
L
K14
IO
_L05N
_2/
D
3
/G
C
L
K15
GN
D
IP_L06P_2/
R
D
W
R
_
B/
GC
LK0
IP
_L06N
_2/
M
2
/G
C
L
K1
IO_L07P_2/
D
2
/G
C
L
K2
IO
_L07N
_2/
D
1
/G
C
L
K3
IO
/M
1
GN
D
IO_L08P_2/
M
0
IO
_L08N
_2/
D
IN
/D
0
VC
C
O
_2
VC
C
A
U
X
(
)
IO/
VR
EF
_2
IO_L09P_2/
VS2/
A
19
IO
_L09N
_2/
VS1/
A
18
IP
IO_L10P_2/
VS0/
A
17
IO_L10N
_2/
C
LK
DO
N
E
Bank 0
Bank
3
Bank
1
Bank 2
50
51
53
54
56
57
58
59
85
86
87
88
91
92
93
94
DS312-4_01_082009
20
I/O: Unrestricted, general-purpose
user I/O
42
DUAL: Configuration pin, then
possible user I/O
9
VREF: User I/O or input voltage
reference for bank
21
INPUT: Unrestricted,
general-purpose input pin
16
CLK: User I/O, input, or global
buffer input
9
VCCO: Output voltage supply for
bank
2
CONFIG: Dedicated configuration
pins
4
JTAG: Dedicated JTAG port pins
4
VCCINT: Internal core supply
voltage (+1.2V)
0
N.C.: Not connected
13
GND: Ground
4
VCCAUX: Auxiliary supply voltage
(+2.5V)
相關PDF資料
PDF描述
XC3S100E-4CPG132I IC FPGA SPARTAN-3E 100K 132CSBGA
24LC16B-E/ST IC EEPROM 16KBIT 400KHZ 8TSSOP
24LC64-I/SNG IC EEPROM 64KBIT 400KHZ 8SOIC
24LC08B-E/P IC EEPROM 8KBIT 400KHZ 8DIP
XA2S50E-6TQ144I IC FPGA SPARTAN-IIE 144TQFP
相關代理商/技術參數
參數描述
XC3S100E-5CPG132I 制造商:XILINX 制造商全稱:XILINX 功能描述:Spartan-3E FPGA Family
XC3S100E-5FG320C 制造商:XILINX 制造商全稱:XILINX 功能描述:Spartan-3E FPGA Family: Complete Data Sheet
XC3S100E-5FG320GC 制造商:XILINX 制造商全稱:XILINX 功能描述:Spartan-3E FPGA Family: Complete Data Sheet
XC3S100E-5FG320GI 制造商:XILINX 制造商全稱:XILINX 功能描述:Spartan-3E FPGA Family: Complete Data Sheet
XC3S100E-5FG320I 制造商:XILINX 制造商全稱:XILINX 功能描述:Spartan-3E FPGA Family: Complete Data Sheet
發(fā)布緊急采購，3分鐘左右您將得到回復。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*