參數(shù)資料
型號(hào)： XC2S50-5FG256I
廠商： Xilinx Inc
文件頁(yè)數(shù)： 61/99頁(yè)
文件大小： 0K
描述： IC FPGA 2.5V I-TEMP 256-FBGA
標(biāo)準(zhǔn)包裝： 90
系列： Spartan®-II
LAB/CLB數(shù)： 384
邏輯元件/單元數(shù)： 1728
RAM 位總計(jì)： 32768
輸入/輸出數(shù)： 176
門(mén)數(shù)： 50000
電源電壓： 2.375 V ~ 2.625 V
安裝類(lèi)型： 表面貼裝
工作溫度： -40°C ~ 100°C
封裝/外殼： 256-BGA
供應(yīng)商設(shè)備封裝： 256-FBGA（17x17）
Spartan-II FPGA Family: DC and Switching Characteristics
DS001-3 (v2.8) June 13, 2008
Module 3 of 4
Product Specification
64
R
CLB Switching Characteristics
Delays originating at F/G inputs vary slightly according to the input used. The values listed below are worst-case. Precise
values are provided by the timing analyzer.
Symbol
Description
Speed Grade
Units
-6
-5
Min
Max
Min
Max
Combinatorial Delays
TILO
4-input function: F/G inputs to X/Y outputs
-
0.6
-
0.7
ns
TIF5
5-input function: F/G inputs to F5 output
-
0.7
-
0.9
ns
TIF5X
5-input function: F/G inputs to X output
-
0.9
-
1.1
ns
TIF6Y
6-input function: F/G inputs to Y output via F6 MUX
-
1.0
-
1.1
ns
TF5INY
6-input function: F5IN input to Y output
-
0.4
-
0.4
ns
TIFNCTL
Incremental delay routing through transparent latch
to XQ/YQ outputs
-
0.7
-
0.9
ns
TBYYB
BY input to YB output
-
0.6
-
0.7
ns
Sequential Delays
TCKO
FF clock CLK to XQ/YQ outputs
-
1.1
-
1.3
ns
TCKLO
Latch clock CLK to XQ/YQ outputs
-
1.2
-
1.5
ns
Setup/Hold Times with Respect to Clock CLK(1)
TICK / TCKI
4-input function: F/G inputs
1.3 / 0
-
1.4 / 0
-
ns
TIF5CK / TCKIF5
5-input function: F/G inputs
1.6 / 0
-
1.8 / 0
-
ns
TF5INCK / TCKF5IN
6-input function: F5IN input
1.0 / 0
-
1.1 / 0
-
ns
TIF6CK / TCKIF6
6-input function: F/G inputs via F6 MUX
1.6 / 0
-
1.8 / 0
-
ns
TDICK / TCKDI
BX/BY inputs
0.8 / 0
-
0.8 / 0
-
ns
TCECK / TCKCE
CE input
0.9 / 0
-
0.9 / 0
-
ns
TRCK / TCKR
SR/BY inputs (synchronous)
0.8 / 0
-
0.8 / 0
-
ns
Clock CLK
TCH
Minimum pulse width, High
-
1.9
-
1.9
ns
TCL
Minimum pulse width, Low
-
1.9
-
1.9
ns
Set/Reset
TRPW
Minimum pulse width, SR/BY inputs
3.1
-
3.1
-
ns
TRQ
Delay from SR/BY inputs to XQ/YQ outputs
(asynchronous)
-
1.1
-
1.3
ns
TIOGSRQ
Delay from GSR to XQ/YQ outputs
-
9.9
-
11.7
ns
FTOG
Toggle frequency (for export control)
-
263
-
263
MHz
Notes:
1.
A zero hold time listing indicates no hold time or a negative hold time.
相關(guān)PDF資料
PDF描述
34VL02/MS IC EEPROM 2KBIT 400KHZ 8MSOP
XC6SLX9-L1CPG196C IC FPAG SPARTAN 6 9K 196CPGBGA
XC6SLX9-2CPG196I IC FPAG SPARTAN 6 9K 196CPGBGA
24FC64T-I/SN IC EEPROM 64KBIT 1MHZ 8SOIC
XA3S50-4PQG208Q IC FPGA SPARTAN-3 50K 208-PQFP
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
XC2S50-5FG456C 制造商:XILINX 制造商全稱(chēng):XILINX 功能描述:Spartan-II FPGA Family
XC2S50-5FG456I 制造商:XILINX 制造商全稱(chēng):XILINX 功能描述:Spartan-II 2.5V FPGA Family:Introduction and Ordering Information
XC2S50-5FGG256C 功能描述:IC SPARTAN-II FPGA 50K 256-FBGA RoHS:是 類(lèi)別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場(chǎng)可編程門(mén)陣列） 系列:Spartan®-II 標(biāo)準(zhǔn)包裝:60 系列:XP LAB/CLB數(shù):- 邏輯元件/單元數(shù):10000 RAM 位總計(jì):221184 輸入/輸出數(shù):244 門(mén)數(shù):- 電源電壓:1.71 V ~ 3.465 V 安裝類(lèi)型:表面貼裝 工作溫度:0°C ~ 85°C 封裝/外殼:388-BBGA 供應(yīng)商設(shè)備封裝:388-FPBGA（23x23） 其它名稱(chēng):220-1241
XC2S50-5FGG256I 制造商:Xilinx 功能描述:FPGA SPARTAN-II 50K GATES 1728 CELLS 263MHZ 2.5V 256FBGA - Trays
XC2S50-5FGG456C 制造商:XILINX 制造商全稱(chēng):XILINX 功能描述:Spartan-II FPGA Family
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫(xiě)一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*