- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄225535 > W9864G6IH-6 (WINBOND ELECTRONICS CORP) 4M X 16 DDR DRAM, 5 ns, PDSO54 PDF資料下載
參數(shù)資料
| 型號(hào)： | W9864G6IH-6 |
| 廠商： | WINBOND ELECTRONICS CORP |
| 元件分類： | DRAM |
| 英文描述： | 4M X 16 DDR DRAM, 5 ns, PDSO54 |
| 封裝： | 0.400 INCH, ROHS COMPLIANT, TSOP2-54 |
| 文件頁數(shù)： | 33/44頁 |
| 文件大小： | 666K |
| 代理商： | W9864G6IH-6 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁當(dāng)前第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁
W9864G6IH
Publication Release Date: Mar. 22, 2010
- 39 -
Revision A11
11.19 Timing Chart of Burst Stop Cycle (Burst Stop Command)
Read
BST
0
11
10
9
8
7
6
5
4
3
2
1
DQ
Q0
Q1
Q2
Q3
BST
( a ) CAS latency =2
Command
( b )CAS latency = 3
(1) Read cycle
Q4
(2) Write cycle
Command
Read
Command
Q0
Q1
Q2
Q3
Q4
Q0
Q1
Q2
Q3
Q4
DQ
Write
BST
Note:
represents the Burst stop command
BST
11.20 Timing Chart of Burst Stop Cycle (Precharge Command)
01
11
10
9
8
7
6
5
4
3
2
(1 ) R e ad cy cle
(a ) C A S la te n c y = 2
C o m m a n d
Q0
Q1
Q2
Q3
Q4
P RCG
Re a d
(b ) C A S la te n c y = 3
C o m m a n d
Q0
Q1
Q2
Q3
Q4
P RCG
Re a d
DQ
(2 ) W r ite c ycle
Co m m a n d
Q0
Q1
Q2
Q3
Q4
P RCG
Write
DQ
DQ M
tW R
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| WA-1RX33-A4 | SNAP ACTING/LIMIT SWITCH |
| WA-A325CBM | Peripheral Interface |
| WA-A325CPC | Peripheral Interface |
| WA-A325CPI | Peripheral Interface |
| WA-A325CPM | Peripheral Interface |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| W9864G6IH-6I | 制造商:Winbond Electronics Corp 功能描述:DRAM Chip SDRAM 64M-Bit 4Mx16 3.3V |
| W9864G6IH-7 | 制造商:WINBOND 制造商全稱:Winbond 功能描述:1M 】 4BANKS 】 16BITS SDRAM |
| W9864G6IH-7S | 制造商:WINBOND 制造商全稱:Winbond 功能描述:1M 】 4BANKS 】 16BITS SDRAM |
| W9864G6JB-6 | 制造商:Winbond Electronics Corp 功能描述:IC SDRAM 64MBIT 166MHZ 制造商:Winbond Electronics Corp 功能描述:IC SDRAM 64MBIT 166MHZ 60VFBGA |
| W9864G6JH | 制造商:WINBOND 制造商全稱:Winbond 功能描述:1M ? 4 BANKS ? 16 BITS SDRAM |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。