- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄202172 > V54C3256164VAT6 (MOSEL-VITELIC) 16M X 16 SYNCHRONOUS DRAM, 5.4 ns, PDSO54 PDF資料下載
參數(shù)資料
| 型號(hào)： | V54C3256164VAT6 |
| 廠商： | MOSEL-VITELIC |
| 元件分類： | DRAM |
| 英文描述： | 16M X 16 SYNCHRONOUS DRAM, 5.4 ns, PDSO54 |
| 封裝： | 0.400 INCH, PLASTIC, TSOP2-54 |
| 文件頁數(shù)： | 10/52頁 |
| 文件大?。?/td> | 853K |
| 代理商： | V54C3256164VAT6 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁當(dāng)前第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁
18
V54C3256(16/80/40)4V(T/S/B) Rev. 1.6 September 2002
MOSEL VITELIC
V54C3256(16/80/40)4V(T/S/B)
AC Characteristics 1,2, 3
TA = 0 to 70 °C; VSS = 0 V; VDD = 3.3 V ± 0.3 V, tT = 1 ns
#
Symbol
Parameter
Limit Values
Unit
Note
-6
-7PC
-7
-8PC
Min. Max. Min. Max. Min. Max. Min. Max.
Clock and Clock Enable
1tCK
Clock Cycle Time
CAS Latency = 3
CAS Latency = 2
6
7.5
–
7
7.5
–
7
10
–
8
10
–
s
ns
2tCK
Clock Frequency
CAS Latency = 3
CAS Latency = 2
–
166
133
–
143
133
–
143
100
–
125
100
MHz
3tAC
Access Time from Clock
CAS Latency = 3
CAS Latency = 2
–
_
5.4
–
_
5.4
–
_
5.4
6
–
_
6
ns
2, 4
4tCH
Clock High Pulse Width
2.5
–
2.5
–
2.5
–3–ns
5tCL
Clock Low Pulse Width
2.5
–
2.5
–
2.5
–3–ns
6tT
Transition Tim
0.3
1.2
0.3
1.2
0.3
1.2
0.5
10
ns
Setup and Hold Times
7tIS
Input Setup Time
1.5
–
1.5
–
1.5
–2–ns
5
8tIH
Input Hold Time
0.8
–
0.8
–
0.8
–1–ns
5
9tCKS
Input Setup Time
1.5
–
1.5
–
1.5
–2–ns
5
10
tCKH
CKE Hold Time
0.8
–
0.8
–
0.8
–1–ns
5
11
tRSC
Mode Register Set-up Time
12
–
14
–
14
–
16
–
ns
12
tSB
Power Down Mode Entry Time
0
6
0
7
0
708ns
Common Parameters
13
tRCD
Row to Column Delay Time
12
–
15
–
15
–
20
–
ns
6
14
tRP
Row Precharge Time
15
–
15
–
15
–
20
–
ns
6
15
tRAS
Row Active Time
40
100K
42
100K
42
100K
45
100k
ns
6
16
tRC
Row Cycle Time
60
–
60
–
60
–
60
–
ns
6
17
tRRD
Activate(a) to Activate(b) Command Period
12
–
14
–
14
–
16
–
ns
6
18
tCCD
CAS(a) to CAS(b) Command Period
1
–
1
–
1
–
1
–
CLK
Refresh Cycle
19
tREF
Refresh Period (8192 cycles)
—
64
—
64
—
64
—
64
ms
20
tSREX
Self Refresh Exit Time
1
—
1
—
1
—
1
—
CLK
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| V54C3256404VDS8IPC | 64M X 4 SYNCHRONOUS DRAM, 6 ns, PBGA60 |
| V54C3256404VDUG7 | 64M X 4 SYNCHRONOUS DRAM, 5.4 ns, PBGA54 |
| V54C3256404VDLJ6 | 64M X 4 SYNCHRONOUS DRAM, 5.4 ns, PBGA60 |
| V54C3256404VDUI6 | 64M X 4 SYNCHRONOUS DRAM, 5.4 ns, PDSO54 |
| V54C3256404VDUS7 | 64M X 4 SYNCHRONOUS DRAM, 5.4 ns, PBGA60 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| V54C3256164VB | 制造商:MOSEL 制造商全稱:MOSEL 功能描述:256Mbit SDRAM 3.3 VOLT, TSOP II / SOC BGA / WBGA PACKAGE 16M X 16, 32M X 8, 64M X 4 |
| V54C3256164VBS | 制造商:MOSEL 制造商全稱:MOSEL 功能描述:256Mbit SDRAM 3.3 VOLT, TSOP II / SOC BGA / WBGA PACKAGE 16M X 16, 32M X 8, 64M X 4 |
| V54C3256164VBT | 制造商:MOSEL 制造商全稱:MOSEL 功能描述:256Mbit SDRAM 3.3 VOLT, TSOP II / SOC BGA / WBGA PACKAGE 16M X 16, 32M X 8, 64M X 4 |
| V54C3256164VBUC | 制造商:MOSEL 制造商全稱:MOSEL 功能描述:LOW POWER 256Mbit SDRAM 3.3 VOLT, 54-BALL SOC BGA 54-PIN TSOPII 16M X 16 |
| V54C3256164VBUT | 制造商:MOSEL 制造商全稱:MOSEL 功能描述:LOW POWER 256Mbit SDRAM 3.3 VOLT, 54-BALL SOC BGA 54-PIN TSOPII 16M X 16 |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。