參數(shù)資料
型號： TMX320C6454ZTZ7
廠商： Texas Instruments, Inc.
元件分類： 數(shù)字信號處理
英文描述： Fixed-Point Digital Signal Processor
中文描述： 定點數(shù)字信號處理器
文件頁數(shù)： 34/225頁
文件大小： 1663K
代理商： TMX320C6454ZTZ7
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁當前第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁
www.ti.com
P
TMS320C6454
Fixed-Point Digital Signal Processor
SPRS311A–APRIL 2006–REVISED DECEMBER 2006
Table 2-3. Terminal Functions (continued)
SIGNAL
NAME
MULTICHANNEL BUFFERED SERIAL PORT 1 AND MULTICHANNEL BUFFERED SERIAL PORT 0 (McBSP1 and McBSP0)
McBSP external clock source (as opposed to internal) (
I
)
CLKS
AJ4
I
IPD
[shared by McBSP1 and McBSP0]
MULTICHANNEL BUFFERED SERIAL PORT 1 (McBSP1)
CLKR1/GP[0]
AF4
I/O/Z
IPD
McBSP1 receive clock (
I/O/Z
) or GP[0] (
I/O/Z
) [default]
FSR1/GP[10]
AE5
I/O/Z
IPD
McBSP1 receive frame sync (
I/O/Z
) or GP[10] (
I/O/Z
)[default]
DR1/GP[8]
AH5
I/O/Z
IPD
McBSP1 receive data (
I
) or GP[8] (
I/O/Z
) [default]
DX1/GP[9]
AG5
I/O/Z
IPD
McBSP1 transmit data (
O/Z
) or GP[9] (
I/O/Z
) [default]
FSX1/GP[11]
AG4
I/O/Z
IPD
McBSP1 transmit frame sync (
I/O/Z
) or GP[11] (
I/O/Z
) [default]
CLKX1/GP[3]
AF5
I/O/Z
IPD
McBSP1 transmit clock (
I/O/Z
) or GP[3] (
I/O/Z
) [default]
MULTICHANNEL BUFFERED SERIAL PORT 0 (McBSP0)
CLKR0
AG1
I/O/Z
IPU
McBSP0 receive clock (
I/O/Z
)
FSR0
AH3
I/O/Z
IPD
McBSP0 receive frame sync (
I/O/Z
)
DR0
AJ5
I
IPD
McBSP0 receive data (
I
)
DX0
AF6
I/O/Z
IPD
McBSP0 transmit data (
O/Z
)
FSX0
AJ3
I/O/Z
IPD
McBSP0 transmit frame sync (
I/O/Z
)
CLKX0
AG6
I/O/Z
IPU
McBSP0 transmit clock (
I/O/Z
)
MANAGEMENT DATA INPUT/OUTPUT (MDIO) FOR MII/RMII/GMII
MDCLK
M5
I/O/Z
IPD
MDIO serial clock (MDCLK) for MII/RMII/RGMII mode (
O
)
MDIO
N3
I/O/Z
IPU
MDIO serial data (MDIO) for MII/RMII/RGMII mode (
I/O
)
MANAGEMENT DATA INPUT/OUTPUT (MDIO) FOR RGMII
RGMDCLK
B4
O/Z
MDIO serial clock for RGMII mode (RGMDCLK) (
O
)
RGMDIO
A4
I/O/Z
MDIO serial data for RGMII mode (RGMDIO) (
I/O
)
ETHERNET MAC (EMAC) [MII/RMII/GMII]
There are two configuration pins — the MAC_SEL[1:0] (AEA[10:9] pins) that select one of the four interface modes (MII, RMII, GMII, or
RGMII) for the EMAC/MDIO interface. For more detailed information on the EMAC configuration pins, see
Section 3
,
Device Configuration
.
This pin is EMAC receive clock (MRCLK) for MII [default] or GMII.
MRCLK
H1
I
MACSEL[1:0] dependent.
This pin is EMAC carrier sense (MCRS) (
I
) for MII [default] or GMII, or EMAC
MCRS/RMCRSDV
J4
I/O/Z
carrier sense/receive data valid (RMCRSDV) (
I
) for RMII. MACSEL[1:0]
dependent.
This pin is EMAC receive error (MRXIR) (
I
) for MII [default], RMII, or GMII.
MRXER/RMRXER
H4
I
MACSEL[1:0] dependent.
This pin is EMAC MII [default] or GMII receive data valid (MRXDV) (
I
).
MRXDV
H5
I
MACSEL[1:0] dependent.
MRXD7
M2
MRXD6
H2
MRXD5
L2
EMAC receive data bus for MII [default], RMII, or GMII
MRXD4
L1
I
These pins function as EMAC receive data pins for MII [default], RMII, or GMII
MRXD3
J3
(MRXD[x:0]) (
I
). MACSEL[1:0] dependent.
MRXD2
J1
MRXD1/RMRXD1
H3
MRXD0/RMRXD0
J2
GMTCLK
K5
O/Z
This pin is EMAC GMII transmit clock (GMTCLK) (
O
). MACSEL[1:0] dependent.
This pin is either EMAC MII [default] or GMII transmit clock (MTCLK) (
I
) or the
EMAC RMII reference clock (RMREFCLK) (
I
). The EMAC function is controlled
MTCLK/RMREFCLK
N4
I
by the MACSEL[1:0] (AEA[10:9] pins). For more detailed information, see
Section 3
,
Device Configuration
.
TYPE
(1)
IPD/IPU
(2)
DESCRIPTION
NO.
Device Overview
34
Submit Documentation Feedback
相關PDF資料
PDF描述
TMX320C6454ZTZ8 Fixed-Point Digital Signal Processor
TMS320F2810GHHMEP Digital Signal Processors
TMS320F2812GHHMEP Digital Signal Processors
TMS0320F2810PBKAEP Digital Signal Processors
TMS20F2810PBKAEP Digital Signal Processors
相關代理商/技術參數(shù)
參數(shù)描述
TMX320C6454ZTZ8 制造商:TI 制造商全稱:Texas Instruments 功能描述:Fixed-Point Digital Signal Processor
TMX320C6455BZTZ 功能描述:數(shù)字信號處理器和控制器 - DSP, DSC Fixed-Point DSP TMS320 Platform RoHS:否 制造商:Microchip Technology 核心:dsPIC 數(shù)據總線寬度:16 bit 程序存儲器大小:16 KB 數(shù)據 RAM 大小:2 KB 最大時鐘頻率:40 MHz 可編程輸入/輸出端數(shù)量:35 定時器數(shù)量:3 設備每秒兆指令數(shù):50 MIPs 工作電源電壓:3.3 V 最大工作溫度:+ 85 C 封裝 / 箱體:TQFP-44 安裝風格:SMD/SMT
TMX320C6455BZTZ7 功能描述:數(shù)字信號處理器和控制器 - DSP, DSC Fixed-Point DSP TMS320 Platform RoHS:否 制造商:Microchip Technology 核心:dsPIC 數(shù)據總線寬度:16 bit 程序存儲器大小:16 KB 數(shù)據 RAM 大小:2 KB 最大時鐘頻率:40 MHz 可編程輸入/輸出端數(shù)量:35 定時器數(shù)量:3 設備每秒兆指令數(shù):50 MIPs 工作電源電壓:3.3 V 最大工作溫度:+ 85 C 封裝 / 箱體:TQFP-44 安裝風格:SMD/SMT
TMX320C6455BZTZ8 功能描述:數(shù)字信號處理器和控制器 - DSP, DSC Fixed-Point DSP TMS320 Platform RoHS:否 制造商:Microchip Technology 核心:dsPIC 數(shù)據總線寬度:16 bit 程序存儲器大小:16 KB 數(shù)據 RAM 大小:2 KB 最大時鐘頻率:40 MHz 可編程輸入/輸出端數(shù)量:35 定時器數(shù)量:3 設備每秒兆指令數(shù):50 MIPs 工作電源電壓:3.3 V 最大工作溫度:+ 85 C 封裝 / 箱體:TQFP-44 安裝風格:SMD/SMT
TMX320C6455ZTZ 制造商:Rochester Electronics LLC 功能描述:- Bulk 制造商:Texas Instruments 功能描述:DSP FIX PT 32BIT 1GHZ 8000MIPS 697FCBGA - Trays
發(fā)布緊急采購，3分鐘左右您將得到回復。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*