參數(shù)資料
型號: TMS320DM647ZUT7
廠商: Texas Instruments
文件頁數(shù): 9/190頁
文件大小: 0K
描述: IC DGTL MEDIA PROC 529-FCBGA
標(biāo)準(zhǔn)包裝: 84
系列: TMS320DM64x, DaVinci™
類型: 定點
接口: 主機(jī)接口,I²C,McASP,PCI,SPI,UART
時鐘速率: 720MHz
非易失內(nèi)存: ROM(64 kB)
芯片上RAM: 320kB
電壓 - 輸入/輸出: 1.8V,3.3V
電壓 - 核心: 1.20V
工作溫度: 0°C ~ 85°C
安裝類型: 表面貼裝
封裝/外殼: 529-BFBGA,F(xiàn)CBGA
供應(yīng)商設(shè)備封裝: 529-FCBGA(19x19)
包裝: 托盤
其它名稱: 296-34539-5
TMS320DM647ZUT7-ND
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁當(dāng)前第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁
SPRS372H – MAY 2007 – REVISED APRIL 2012
NOTE
The region (see Figure 6-14) should encompass all DDR2 circuitry and varies depending on
placement. Non-DDR2 signals should not be routed on the DDR signal layers within the
DDR2 keep out region. Non-DDR2 signals may be routed in the region provided they are
routed on layers separated from DDR2 signal layers by a ground layer. No breaks should be
allowed in the reference ground layers in this region. In addition, the 1.8-V power plane
should cover the entire keep out region.
6.9.3.6
Bulk Bypass Capacitors
Bulk bypass capacitors are required for moderate speed bypassing of the DDR2 and other circuitry.
Table 6-33 contains the minimum numbers and capacitance required for the bulk bypass capacitors. This
table covers only the bypass needs of the DSP and DDR2 interfaces. Additional bulk bypass capacitance
may be needed for other circuitry.
Table 6-33. Bulk Bypass Capacitors
NO.
PARAMETER
MIN
MAX
UNIT
1
DVDD18 Bulk Bypass Capacitor Count
(1)
3
Devices
2
DVDD18 Bulk Bypass Total Capacitance
30
μF
3
DDR#1 Bulk Bypass Capacitor Count(2)
1
Devices
4
DDR#1 Bulk Bypass Total Capacitance
10
μF
5
DDR#2 Bulk Bypass Capacitor Count(2) (3)
1
Devices
6
DDR#2 Bulk Bypass Total Capacitance(3)
10
μF
(1)
These devices should be placed near the device they are bypassing, but preference should be given to the placement of the high-speed
(HS) bypass caps.
(2)
These devices should be placed near the device they are bypassing, but preference should be given to the placement of the high-speed
(HS) bypass caps.
(3)
Only used on 32-bit wide DDR2 memory systems
6.9.3.7
High-Speed Bypass Capacitors
High-Speed (HS) bypass capacitors are critical for proper DDR2 interface operation. It is particularly
important to minimize the parasitic series inductance of the HS bypass cap, DSP/DDR power, and
DSP/DDR ground connections. Table 6-34 contains the specification for the HS bypass capacitors as well
as for the power connections on the PCB.
6.9.3.8
Net Classes
Table 6-35 lists the clock net classes for the DDR2 interface. Table 6-36 lists the signal net classes, and
associated clock net classes, for the signals in the DDR2 interface. These net classes are used for the
termination and routing rules that follow.
Table 6-34. High-Speed Bypass Capacitors
NO.
PARAMETER
MIN
MAX
UNIT
1
HS Bypass Capacitor Package Size(1)
0402
10 Mils
2
Distance from HS bypass capacitor to device being bypassed
250
Mils
3
Number of connection vias for each HS bypass capacitor(2)
2
Vias
4
Trace length from bypass capacitor contact to connection via
1
30
Mils
5
Number of connection vias for each DDR2 device power or ground balls
1
Vias
6
Trace length from DDR2 device power ball to connection via
35
Mils
7
DVDD18 HS Bypass Capacitor Count
(3)
20
Devices
8
DVDD18 HS Bypass Capacitor Total Capacitance
1.2
μF
(1)
L × W, 10 mil units ( i.e., a 0402 is a 40 × 20 mil surface mount capacitor)
(2)
An additional HS bypass capacitor can share the connection vias only if it is mounted on the opposite side of the board.
(3)
These devices should be placed as close as possible to the device being bypassed.
106
Peripheral Information and Electrical Specifications
Copyright 2007–2012, Texas Instruments Incorporated
Product Folder Link(s): TMS320DM647 TMS320DM648
相關(guān)PDF資料
PDF描述
TMS320VC5409GGU100 IC DIG SIG PROCESSOR 144-BGA
TMS470R1A384PZQ IC RISC MCU 384K FLASH 100-LQFP
TMX320DM365BZCE IC DIGITAL MEDIA SOC 338NFBGA
TMX320F28069UPFPA IC MCU 32BIT 128KB FLASH 80HTQFP
TPS2371PWRG4 IC PWR INTRFCE SW FOR POE 8TSSOP
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
TMS320DM647ZUT9 功能描述:數(shù)字信號處理器和控制器 - DSP, DSC Dig Media Proc RoHS:否 制造商:Microchip Technology 核心:dsPIC 數(shù)據(jù)總線寬度:16 bit 程序存儲器大小:16 KB 數(shù)據(jù) RAM 大小:2 KB 最大時鐘頻率:40 MHz 可編程輸入/輸出端數(shù)量:35 定時器數(shù)量:3 設(shè)備每秒兆指令數(shù):50 MIPs 工作電源電壓:3.3 V 最大工作溫度:+ 85 C 封裝 / 箱體:TQFP-44 安裝風(fēng)格:SMD/SMT
TMS320DM647ZUTA8 功能描述:數(shù)字信號處理器和控制器 - DSP, DSC Digital Media Proc RoHS:否 制造商:Microchip Technology 核心:dsPIC 數(shù)據(jù)總線寬度:16 bit 程序存儲器大小:16 KB 數(shù)據(jù) RAM 大小:2 KB 最大時鐘頻率:40 MHz 可編程輸入/輸出端數(shù)量:35 定時器數(shù)量:3 設(shè)備每秒兆指令數(shù):50 MIPs 工作電源電壓:3.3 V 最大工作溫度:+ 85 C 封裝 / 箱體:TQFP-44 安裝風(fēng)格:SMD/SMT
TMS320DM647ZUTD1 制造商:Texas Instruments 功能描述:- Trays
TMS320DM647ZUTD7 功能描述:數(shù)字信號處理器和控制器 - DSP, DSC Digital Media Proc RoHS:否 制造商:Microchip Technology 核心:dsPIC 數(shù)據(jù)總線寬度:16 bit 程序存儲器大小:16 KB 數(shù)據(jù) RAM 大小:2 KB 最大時鐘頻率:40 MHz 可編程輸入/輸出端數(shù)量:35 定時器數(shù)量:3 設(shè)備每秒兆指令數(shù):50 MIPs 工作電源電壓:3.3 V 最大工作溫度:+ 85 C 封裝 / 箱體:TQFP-44 安裝風(fēng)格:SMD/SMT
TMS320DM647ZUTD9 功能描述:數(shù)字信號處理器和控制器 - DSP, DSC Digital Media Proc RoHS:否 制造商:Microchip Technology 核心:dsPIC 數(shù)據(jù)總線寬度:16 bit 程序存儲器大小:16 KB 數(shù)據(jù) RAM 大小:2 KB 最大時鐘頻率:40 MHz 可編程輸入/輸出端數(shù)量:35 定時器數(shù)量:3 設(shè)備每秒兆指令數(shù):50 MIPs 工作電源電壓:3.3 V 最大工作溫度:+ 85 C 封裝 / 箱體:TQFP-44 安裝風(fēng)格:SMD/SMT