- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄1970 > TMS320DM647ZUT7 (Texas Instruments)IC DGTL MEDIA PROC 529-FCBGA PDF資料下載
參數(shù)資料
| 型號： | TMS320DM647ZUT7 |
| 廠商： | Texas Instruments |
| 文件頁數(shù)： | 12/190頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC DGTL MEDIA PROC 529-FCBGA |
| 標準包裝： | 84 |
| 系列： | TMS320DM64x, DaVinci™ |
| 類型： | 定點 |
| 接口： | 主機接口，I²C，McASP，PCI，SPI，UART |
| 時鐘速率： | 720MHz |
| 非易失內(nèi)存： | ROM（64 kB） |
| 芯片上RAM： | 320kB |
| 電壓 - 輸入/輸出： | 1.8V，3.3V |
| 電壓 - 核心： | 1.20V |
| 工作溫度： | 0°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 529-BFBGA，F(xiàn)CBGA |
| 供應商設(shè)備封裝： | 529-FCBGA（19x19） |
| 包裝： | 托盤 |
| 其它名稱： | 296-34539-5 TMS320DM647ZUT7-ND |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁當前第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁
A1
A1
E0
T
E1
T
E2
DM648
E3
T
DDR2
Controller
T
SPRS372H – MAY 2007 – REVISED APRIL 2012
Table 6-38. CK and ADDR_CTRL Routing Specification(1)
NO
PARAMETER
MIN
TYP
MAX
UNIT
1
Center to center CK-CK spacing
2w
2
CK A to B/A to C Skew Length Mismatch(1)
25
Mils
3
CK B to C Skew Length Mismatch
25
Mils
4
Center to center CK to other DDR2 trace spacing(2)
4w
5
CK/ADDR_CTRL nominal trace length(3)
CACLM-50
CACLM
CACLM+50
Mils
6
ADDR_CTRL to CK Skew Length Mismatch
100
Mils
7
ADDR_CTRL to ADDR_CTRL Skew Length Mismatch
100
Mils
8
Center to center ADDR_CTRL to other DDR2 trace spacing(2)
4w
9
Center to center ADDR_CTRL to other ADDR_CTRL trace spacing(2)
3w
10
ADDR_CTRL A to B/A to C Skew Length Mismatch(1)
100
Mils
11
ADDR_CTRL B to C Skew Length Mismatch
100
Mils
(1)
Series terminator, if used, should be located closest to DSP.
(2)
Center to center spacing is allowed to fall to minimum (w) for up to 500 mils of routed length to accommodate BGA escape and routing
congestion.
(3)
CACLM is the longest Manhattan distance of the CK and ADDR_CTRL net classes.
Figure 6-17 shows the topology and routing for the DQS and DQ net classes; the routes are point to point.
Skew matching across bytes is not needed nor recommended.
A.
DM648 is shown in this figure as an example of the device and represents the entire set of devices that include:
DM647/DM648.
Figure 6-17. DQS and DQ Routing and Toplogy
Table 6-39. DQS and DQ Routing Specification (1)
NO.
PARAMETER
MIN
TYP
MAX
UNIT
1
Center to center DQS-DQS spacing
2 w
2
DQS E Skew Length Mismatch
25
Mils
3
Center to center DQS to other DDR2 trace spacing(2)
4 w
4
DQS/DQ nominal trace length(1) (3) (4) (5)
DQLM-50
DQLM
DQLM+50
Mils
5
DQ to DQS Skew Length Mismatch(3) (4) (5)
100
Mils
6
DQ to DQ Skew Length Mismatch(3) (4) (5)
100
Mils
(1)
Series terminator, if used, should be located closest to DDR.
(2)
Center to center spacing is allowed to fall to minimum (w) for up to 500 mils of routed length to accommodate BGA escape and routing
congestion.
(3)
A 16-bit DDR memory system has two sets of data net classes, one for data byte 0, and one for data byte 1, each with an associated
DQS (2 DQSs).
(4)
A 32-bit DDR memory system will have four sets of data net classes, one each for data bytes 0 through 3, and each associated with a
DQS (4 DQSs).
(5)
There is no need and it is not recommended to skew match across data bytes, i.e., from DQS0 and data byte 0 to DQS1 and data byte
1.
Copyright 2007–2012, Texas Instruments Incorporated
Peripheral Information and Electrical Specifications
109
Product Folder Link(s): TMS320DM647 TMS320DM648
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| TMS320VC5409GGU100 | IC DIG SIG PROCESSOR 144-BGA |
| TMS470R1A384PZQ | IC RISC MCU 384K FLASH 100-LQFP |
| TMX320DM365BZCE | IC DIGITAL MEDIA SOC 338NFBGA |
| TMX320F28069UPFPA | IC MCU 32BIT 128KB FLASH 80HTQFP |
| TPS2371PWRG4 | IC PWR INTRFCE SW FOR POE 8TSSOP |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| TMS320DM647ZUT9 | 功能描述:數(shù)字信號處理器和控制器 - DSP, DSC Dig Media Proc RoHS:否 制造商:Microchip Technology 核心:dsPIC 數(shù)據(jù)總線寬度:16 bit 程序存儲器大小:16 KB 數(shù)據(jù) RAM 大小:2 KB 最大時鐘頻率:40 MHz 可編程輸入/輸出端數(shù)量:35 定時器數(shù)量:3 設(shè)備每秒兆指令數(shù):50 MIPs 工作電源電壓:3.3 V 最大工作溫度:+ 85 C 封裝 / 箱體:TQFP-44 安裝風格:SMD/SMT |
| TMS320DM647ZUTA8 | 功能描述:數(shù)字信號處理器和控制器 - DSP, DSC Digital Media Proc RoHS:否 制造商:Microchip Technology 核心:dsPIC 數(shù)據(jù)總線寬度:16 bit 程序存儲器大小:16 KB 數(shù)據(jù) RAM 大小:2 KB 最大時鐘頻率:40 MHz 可編程輸入/輸出端數(shù)量:35 定時器數(shù)量:3 設(shè)備每秒兆指令數(shù):50 MIPs 工作電源電壓:3.3 V 最大工作溫度:+ 85 C 封裝 / 箱體:TQFP-44 安裝風格:SMD/SMT |
| TMS320DM647ZUTD1 | 制造商:Texas Instruments 功能描述:- Trays |
| TMS320DM647ZUTD7 | 功能描述:數(shù)字信號處理器和控制器 - DSP, DSC Digital Media Proc RoHS:否 制造商:Microchip Technology 核心:dsPIC 數(shù)據(jù)總線寬度:16 bit 程序存儲器大小:16 KB 數(shù)據(jù) RAM 大小:2 KB 最大時鐘頻率:40 MHz 可編程輸入/輸出端數(shù)量:35 定時器數(shù)量:3 設(shè)備每秒兆指令數(shù):50 MIPs 工作電源電壓:3.3 V 最大工作溫度:+ 85 C 封裝 / 箱體:TQFP-44 安裝風格:SMD/SMT |
| TMS320DM647ZUTD9 | 功能描述:數(shù)字信號處理器和控制器 - DSP, DSC Digital Media Proc RoHS:否 制造商:Microchip Technology 核心:dsPIC 數(shù)據(jù)總線寬度:16 bit 程序存儲器大小:16 KB 數(shù)據(jù) RAM 大小:2 KB 最大時鐘頻率:40 MHz 可編程輸入/輸出端數(shù)量:35 定時器數(shù)量:3 設(shè)備每秒兆指令數(shù):50 MIPs 工作電源電壓:3.3 V 最大工作溫度:+ 85 C 封裝 / 箱體:TQFP-44 安裝風格:SMD/SMT |
發(fā)布緊急采購，3分鐘左右您將得到回復。