- 您現(xiàn)在的位置：買賣IC網 > PDF目錄382635 > TMS320C6454GTZ7 (Texas Instruments, Inc.) Fixed-Point Digital Signal Processor PDF資料下載
參數(shù)資料
| 型號： | TMS320C6454GTZ7 |
| 廠商： | Texas Instruments, Inc. |
| 元件分類： | 數(shù)字信號處理 |
| 英文描述： | Fixed-Point Digital Signal Processor |
| 中文描述： | 定點數(shù)字信號處理器 |
| 文件頁數(shù)： | 25/225頁 |
| 文件大?。?/td> | 1663K |
| 代理商： | TMS320C6454GTZ7 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁當前第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁
www.ti.com
P
TMS320C6454
Fixed-Point Digital Signal Processor
SPRS311A–APRIL 2006–REVISED DECEMBER 2006
Table 2-3. Terminal Functions (continued)
SIGNAL
NAME
TYPE
(1)
IPD/IPU
(2)
DESCRIPTION
NO.
Nonmaskable interrupt, edge-driven (rising edge)
Any noise on the NMI pin may trigger an NMI interrupt; therefore, if the NMI pin
is not used, it is recommended that the NMI pin be grounded versus relying on
the IPD.
Reset Status pin. The RESETSTAT pin indicates when the device is in reset
Power on reset.
NMI
AH4
I
IPD
RESETSTAT
POR
GP[7]
GP[6]
GP[5]
GP[4]
PREQ/GP[15]
PINTA
(5)
/GP[14]
PRST/GP[13]
PGNT/GP[12]
FSX1/GP[11]
FSR1/GP[10]
DX1/GP[9]
DR1/GP[8]
CLKX1/GP[3]
PCBE0/GP[2]
SYSCLK4/GP[1]
(3)
CLKR1/GP[0]
AE14
AF14
AG2
AG3
AJ2
AH2
P2
P3
R5
R4
AG4
AE5
AG5
AH5
AF5
P1
AJ13
AF4
HOST-PORT INTERFACE (HPI) or PERIPHERAL COMPONENT INTERCONNECT (PCI)
PCI enable pin. This pin controls the selection (enable/disable) of the HPI and
GP[15:8], or PCI peripherals. This pin works in conjunction with the
Y29
I
IPD
MCBSP
1
_EN (AEA5 pin) to enable/disable other peripherals (for more details,
see
Section 3
,
Device Configuration
).
U3
I/O/Z
Host interrupt from DSP to host (
O/Z
) or PCI frame (
I/O/Z
)
Host control - selects between control, address, or data registers (
I
) [default] or
U4
I/O/Z
PCI device select (
I/O/Z
)
Host control - selects between control, address, or data registers (
I
) [default] or
U5
I/O/Z
PCI stop (
I/O/Z
)
Host half-word select - first or second half-word (not necessarily high or low
V3
I/O/Z
order)
[For HPI16 bus width selection only] (
I
) [default] or PCI clock (
I
)
T5
I/O/Z
Host read or write select (
I
) [default] or PCI command/byte enable 2 (
I/O/Z
)
T3
I/O/Z
Host address strobe (
I
) [default] or PCI parity (
I/O/Z
)
U6
I/O/Z
Host chip select (
I
) [default] or PCI parity error (
I/O/Z
)
U2
I/O/Z
Host data strobe 1 (
I
) [default] or PCI system error (
I/O/Z
)
U1
I/O/Z
Host data strobe 2 (
I
) [default] or PCI command/byte enable 1 (
I/O/Z
)
T4
I/O/Z
Host ready from DSP to host (
O/Z
) [default] or PCI initiator ready (
I/O/Z
)
P2
I/O/Z
PCI bus request (
O/Z
) or GP[15] (
I/O/Z
) [default]
P3
I/O/Z
PCI interrupt A (
O/Z
) or GP[14] (
I/O/Z
) default]
R5
I/O/Z
PCI reset (
I
) or GP[13] (
I/O/Z
) [default]
R4
I/O/Z
PCI bus grant (
I
) or GP[12] (
I/O/Z
)[default]
P1
I/O/Z
PCI command/byte enable 0 (
I/O/Z
) or GP[2] (
I/O/Z
)[default]
P5
I/O/Z
PCI command/byte enable 3 (
I/O/Z
). By default, this pin has no function.
R3
I
PCI initialization device select (
I
). By default, this pin has no function.
O
I
I/O/Z
I/O/Z
I/O/Z
I/O/Z
I/O/Z
I/O/Z
I/O/Z
I/O/Z
I/O/Z
I/O/Z
I/O/Z
I/O/Z
I/O/Z
I/O/Z
O/Z
I/O/Z
IPD
IPD
IPD
IPD
General-purpose input/output (GPIO) pins (
I/O/Z
).
PCI peripheral pins or general-purpose input/output (GPIO) [15:12, 2] pins
(
I/O/Z
) [default]
PCI bus request (
O/Z
) or GP[15] (
I/O/Z
) [default]
PCI interrupt A (
O/Z
) or GP[14] (
I/O/Z
) [default]
PCI reset (
I
) or GP[13] (
I/O/Z
) [default]
PCI bus grant (
I
) or GP[12] (
I/O/Z
) [default]
PCI command/byte enable 0 (
I/O/Z
) or GP[2] (
I/O/Z
) [default]
IPD
IPD
IPD
IPD
IPD
McBSP1 transmit clock (
I/O/Z
) or GP[3] (
I/O/Z
) [default]
McBSP1 receive clock (
I/O/Z
) or GP[0] (
I/O/Z
) [default]
GP[1] pin (
I/O/Z
). SYSCLK4 is the clock output at 1/8 of the device speed (
O/Z
)
or this pin can be programmed as a GP[1] pin (
I/O/Z
) [default].
IPD
IPD
PCI_EN
HINT/PFRAME
HCNTL1/PDEVSEL
HCNTL0/PSTOP
HHWIL/PCLK
HR/W/PCBE2
HAS/PPAR
HCS/PPERR
HDS1/PSERR
(5)
HDS2/PCBE1
HRDY/PIRDY
PREQ/GP[15]
PINTA
(5)
/GP[14]
PRST/GP[13]
PGNT/GP[12]
PCBE0/GP[2]
PCBE3
PIDSEL
(5)
These pins function as open-drain outputs when configured as PCI pins.
Submit Documentation Feedback
Device Overview
25
相關PDF資料 |
PDF描述 |
|---|---|
| TMS320C6454GTZ | Fixed-Point Digital Signal Processor |
| TMS320C6454GTZ8 | Fixed-Point Digital Signal Processor |
| TMS320C6454ZTZ | Fixed-Point Digital Signal Processor |
| TMS320C6454ZTZ7 | Fixed-Point Digital Signal Processor |
| TMS320C6454ZTZ8 | Fixed-Point Digital Signal Processor |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| TMS320C6454GTZ8 | 制造商:TI 制造商全稱:Texas Instruments 功能描述:Fixed-Point Digital Signal Processor |
| TMS320C6454ZTZ | 制造商:TI 制造商全稱:Texas Instruments 功能描述:Fixed-Point Digital Signal Processor |
| TMS320C6454ZTZ7 | 制造商:TI 制造商全稱:Texas Instruments 功能描述:Fixed-Point Digital Signal Processor |
| TMS320C6454ZTZ8 | 制造商:TI 制造商全稱:Texas Instruments 功能描述:Fixed-Point Digital Signal Processor |
| TMS320C6455 | 制造商:TI 制造商全稱:Texas Instruments 功能描述:Fixed-Point Digital Signal Processor |
發(fā)布緊急采購，3分鐘左右您將得到回復。