- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄382635 > TMS320C6454GTZ7 (Texas Instruments, Inc.) Fixed-Point Digital Signal Processor PDF資料下載
參數(shù)資料
| 型號： | TMS320C6454GTZ7 |
| 廠商： | Texas Instruments, Inc. |
| 元件分類： | 數(shù)字信號處理 |
| 英文描述： | Fixed-Point Digital Signal Processor |
| 中文描述： | 定點(diǎn)數(shù)字信號處理器 |
| 文件頁數(shù)： | 219/225頁 |
| 文件大?。?/td> | 1663K |
| 代理商： | TMS320C6454GTZ7 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁當(dāng)前第219頁第220頁第221頁第222頁第223頁第224頁第225頁
www.ti.com
P
TMS320C6454
Fixed-Point Digital Signal Processor
SPRS311A–APRIL 2006–REVISED DECEMBER 2006
C6454 Revision History (continued)
SEE
ADDITIONS/MODIFICATIONS/DELETIONS
Section 3.4.2
Peripheral Configuration Register 0 Description:
Updated paragraph and added Note
Changed all bit field resets to
R/
W-0 and updated
Figure 3-4
, Peripheral Configuration Register 0
(PERCFG0)
Updated
Table 3-7
, Peripheral Configuration Register 0 (PERCFG0) Field Descriptions
EMAC Configuration Register (EMACCFG) Description:
Changed bits 23:19 reset value to R/W-
0001b
and moved in RMII_RST field to bit 18
Figure 3-8
, EMAC
Configuration Register (EMACCFG)
Updated Reserved Bits 31:19 Description and RMII_RST Bit 18 Description Values 0 and 1 in
Table 3-11
,
EMAC Configuration Register (EMACCFG) Field Descriptions
Deleted Debugging Considerations
Added new section, Pullup/Pulldown Resistors
Configuration Examples:
Added comments for AEA[12], AEA[11], and AEA[3] and changed SYSCLK3 to SYSCLK
4
in comment for
AEA[4] in
Figure 3-12
, Configuration Example A, and
Figure 3-13
, Configuration Example B
Memory Architecture:
Updated paragraphs
Updated
Figure 5-4
, TMS320C6454 L2 Memory Configurations
Device Operating Conditions:
Updated
Section 6.1
, Absolute Maximum Ratings Over Operating Case Temperature Range
Updated
Section 6.2
, Recommended Operating Conditions
Updated
Section 6.3
, Electrical Characteristics Over Recommended Ranges of Supply Voltage and
Operating Case Temperature
Power-Supply Sequencing:
Updated paragraph
Deleted Power-Supply Sequence (Option 1) figure and Timing Requirements for Power-Supply Sequence
(Option 1) table
Preserving Boundary-Scan Functionality on RGMII and DDR2 Memory Pins section:
Added DV
DD15MON
to paragraph and list
Enhanced Direct Memory Access (EDMA3) Controller:
Changed "4 Quick DMA (QDMA) channels" to "
8
Quick DMA (QDMA) channels"
EDMA3 Device-Specific Information:
Updated paragraph
EDMA3 Peripheral Register Description(s):
Changed
Table 7-4
title to
EDMA3 Channel Controller Registers
Updated Hex Address Ranges for Parameter Sets 7, 9, 254, and 255 on
Table 7-5
, EDMA3 Parameter RAM
Added
Table 7-6
, EDMA3 Transfer Controller 0 Registers,
Table 7-7
, EDMA3 Transfer Controller 1
Registers,
Table 7-8
, EDMA3 Transfer Controller 2 Registers, and
Table 7-9
, EDMA3 Transfer Controller 3
Registers
Interrupt Sources and Interrupt Controller:
Changed Event Number 80 to
Reserved
in
Table 7-10
, C6454 DSP Interrupts
Reset Controller:
Updated System Reset Effect(s), and added Footnote (2) in
Table 7-12
, Reset Types
Deleted System Reset Timing figure
Reset Electrical Data/Timing:
Updated Note
Added new Footnote (3) and renumbered Footnotes to (4) and (5) in
Table 7-14
, Timing Requirements for
Reset
PLL1 and PLL1 Controller:
Updated
Figure 7-10
, PLL1 and PLL1 Controller
PLL1 Controller Device-Specific Information:
Updated SYSCLK4 bullet
Updated paragraphs
Updated Footnote (1) in
Table 7-16
, PLL1 Clock Frequency Ranges
Section 3.4.5
Section 3.7
Section 3.8
Section 5.1
Section 6
Section 7.3.1
Section 7.3.4
Section 7.4
Section 7.4.1
Section 7.4.3
Section 7.5.1
Section 7.6
Section 7.6.7
Section 7.7
Section 7.7.1
Submit Documentation Feedback
Revision History
219
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| TMS320C6454GTZ | Fixed-Point Digital Signal Processor |
| TMS320C6454GTZ8 | Fixed-Point Digital Signal Processor |
| TMS320C6454ZTZ | Fixed-Point Digital Signal Processor |
| TMS320C6454ZTZ7 | Fixed-Point Digital Signal Processor |
| TMS320C6454ZTZ8 | Fixed-Point Digital Signal Processor |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| TMS320C6454GTZ8 | 制造商:TI 制造商全稱:Texas Instruments 功能描述:Fixed-Point Digital Signal Processor |
| TMS320C6454ZTZ | 制造商:TI 制造商全稱:Texas Instruments 功能描述:Fixed-Point Digital Signal Processor |
| TMS320C6454ZTZ7 | 制造商:TI 制造商全稱:Texas Instruments 功能描述:Fixed-Point Digital Signal Processor |
| TMS320C6454ZTZ8 | 制造商:TI 制造商全稱:Texas Instruments 功能描述:Fixed-Point Digital Signal Processor |
| TMS320C6455 | 制造商:TI 制造商全稱:Texas Instruments 功能描述:Fixed-Point Digital Signal Processor |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。