參數(shù)資料
型號: TMP86FS64FG
元件分類: 微控制器/微處理器
英文描述: 8-BIT, FLASH, 16 MHz, MICROCONTROLLER, PQFP100
封裝: 20 X 14 MM, 0.65 MM PITCH, LEAD FREE, PLASTIC, QFP-100
文件頁數(shù): 200/253頁
文件大?。?/td> 1801K
代理商: TMP86FS64FG
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁當(dāng)前第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁
Page 37
TMP86FS64FG
Figure 2-15 Reset Circuit
2.3.2 Address-Trap-Reset
If the CPU runs away due to spurious noises and attempts to fetch an instruction form the on-chip RAM
(WDTCR1<ATA> = 1) or the SFR area, an address-trap-reset is generated. The reset time is a maximum of 24/
fc [s] (1.5
s @16.0 MHz).
If the CPU runs away due to spurious noises and attempts to fetch an instruction from the on-chip RAM
(WDTCR1<ATAS> = 1), the DBR or the SFR area, an address-trap-reset is generated. The reset time is a max-
imum of 24/fc [s] (1.5
s @16.0 MHz).
Note:Either a reset or an interrupt can be selected for an address-trap. An address-trap area can be specified.
Note 1: "a" is the address in on-chip RAM (WDTCR1<ATAS>=1), SFR or DBR area.
Note 2: During the reset release process, the reset vector "r" is read out, and an instruction at the address "r" is fetched and
decoded.
Figure 2-16 Address Trap Reset
2.3.3 Watchdog Timer Reset
Refer to "Watchdog Timer".
2.3.4 System Clock Reset
Either one of the following conditions is met, a system clock reset is generated automatically to prevent the
CPU to be in the deadlock condition. (Oscillation is continued.)
SYSCR2<XEN> and SYSCR2<XTEN> are cleared to 0.
SYSCR2<XEN> is cleared to 0 when SYSCR2<SYSCK> = 0.
SYSCR2<XTEN> is cleared to 0 when SYSCR2<SYSCK> = 1.
The reset time is a maximum of 24/fc [s] (1.5
s @160.0 MHz).
Reset input
VDD
RESET
Internal factor reset
output circuit
Watchdog timer
Address trap detection
System clock detection
Instruction
execution
Internal reset signal
An address-trap is generated
JP
a
4/fc to 12/fc [s]
max 24/fc [s]
16/fc [s]
Reset released
Instruction at r
address
相關(guān)PDF資料
PDF描述
TMP87P409N 8-BIT, MROM, 8 MHz, MICROCONTROLLER, PDIP28
TMP87P808NG 8-BIT, OTPROM, 8 MHz, MICROCONTROLLER, PDIP28
TMP87PM14FG 8-BIT, OTPROM, 8 MHz, MICROCONTROLLER, PQFP64
TMP88CM38AFG 8-BIT, MROM, 24 MHz, MICROCONTROLLER, PQFP44
TMP88CP76F 8-BIT, MROM, 12.5 MHz, MICROCONTROLLER, PQFP80
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
TMP86FS64FG(TZ) 功能描述:8位微控制器 -MCU 60K Flash MCU RoHS:否 制造商:Silicon Labs 核心:8051 處理器系列:C8051F39x 數(shù)據(jù)總線寬度:8 bit 最大時(shí)鐘頻率:50 MHz 程序存儲器大小:16 KB 數(shù)據(jù) RAM 大小:1 KB 片上 ADC:Yes 工作電源電壓:1.8 V to 3.6 V 工作溫度范圍:- 40 C to + 105 C 封裝 / 箱體:QFN-20 安裝風(fēng)格:SMD/SMT
TMP86P202MG 制造商:TOSHIBA 制造商全稱:Toshiba Semiconductor 功能描述:8 Bit Microcontroller
TMP86P202P 制造商:TOSHIBA 制造商全稱:Toshiba Semiconductor 功能描述:High performance, Low Cost 20 pin OTP TMP86P202P
TMP86P202PG 制造商:TOSHIBA 制造商全稱:Toshiba Semiconductor 功能描述:8 Bit Microcontroller
TMP86P203MG 制造商:TOSHIBA 制造商全稱:Toshiba Semiconductor 功能描述:8 Bit Microcontroller