- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄383990 > TDA9332 (NXP Semiconductors N.V.) I2C-bus controlled TV display processors PDF資料下載
參數(shù)資料
| 型號： | TDA9332 |
| 廠商： | NXP Semiconductors N.V. |
| 英文描述： | I2C-bus controlled TV display processors |
| 中文描述： | 的I2C控制的電視顯示處理器總線 |
| 文件頁數(shù)： | 38/56頁 |
| 文件大?。?/td> | 228K |
| 代理商： | TDA9332 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁當(dāng)前第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁
2000 May 08
38
Philips Semiconductors
Preliminary specification
I
2
C-bus controlled TV display processors
TDA933xH series
handbook, full pagewidth
MGS896
HD input pulse
wide blanking
(if HBL = 1)
horizontal
flyback pulse
flyback blanking
counter blanking
video blanking
phase slicing level (4 V)
blanking slicing level (0.3 V)
reference phi1
reference phi2
HSHIFT
0 to 63 LLC
101 LLC
40 LLC
(2)
(1)
Fig.10 Timing of horizontal blanking (1 line period is 440 LLC pulses).
1) Position of wide blanking can be adjusted with bus bits HB3 to HB0.
2) Start of line blanking can be adjusted with bus bits LBL3 to LBL0.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| TDA9332H | I2C-bus controlled TV display processors |
| TDA9850 | I2C-bus controlled BTSC stereo/SAP decoder |
| TDA9850T | I2C-bus controlled BTSC stereo/SAP decoder |
| TDA9851 | I2C-bus controlled economic BTSC stereo decoder |
| TDA9851T | I2C-bus controlled economic BTSC stereo decoder |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| TDA9332H | 制造商:PHILIPS 制造商全稱:NXP Semiconductors 功能描述:I2C-bus controlled TV display processors |
| TDA9380 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:TDA938O超級芯片將微處理器(CPU)與TV信號處理器集成在一起 |
| TDA9383 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述: |
| TDA9400 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:INTEGRATED CIRCUITS FOR TV AND RADIO RECEVERS |
| TDA9403 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:INTEGRATED CIRCUITS FOR TV AND RADIO RECEVERS |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。