
List of Illustrations
v
SLES090A
List of Illustrations
Figure
Title
Page
21 Crystal Circuit
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
22 External PLL Filter
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
23 I2S 64-Fs Format
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
24 I2S 48-Fs Format
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
25 Left-Justified 64-Fs Format
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
26 Left-Justified 48-Fs Format
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
27 Right-Justified 64-Fs Format
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
28 Right-Justified 48-Fs Format
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
29 DSP Format
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
210 Attenuation Curve
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
211 De-Emphasis Filter Characteristics
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
212 PWM Outputs and H-Bridge Driven in BTL Configuration
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
213 Typical I2C Sequence
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
214 Single-Byte Write Transfer
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
215 Multiple-Byte Write Transfer
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
216 Single-Byte Read
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
217 Multiple-Byte Read
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
41 RESET During System Initialization
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
42 Extending the I2C Write Interval Following a Low-to-High Transition of the RESET Terminal
. . . . . . .
43 Changing the Data Sample Rate Using the DBSPD Terminal
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
44 Changing the Data Sample Rate Using the I2C35 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
45 Changing the Data Sample Rate With an Unstable MCLK_IN Using the DBSPD Terminal
. . . . . . . . .
46 Changing the Data Sample Rate With an Unstable MCLK_IN Using the I2C37 . . . . . . . . . . . . . . . . . . . . .
47 Changing Between Master and Slave Clock Mode
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
51 RESET Timing
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
52 Power-Down and Power-Up Timing—RESET Preceding PDN
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
53 Power-Down and Power-Up Timing—RESET Following PDN
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
54 Error Recovery Timing
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
55 Mute Timing
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
56 Right-Justified, I2S, Left-Justified Serial Protocol Timing
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
57 Right, Left, and I2S Serial Mode Timing Requirement
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
58 Serial Audio Ports Master Mode Timing
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
59 DSP Serial Port Timing
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
510 DSP Serial Port Expanded Timing
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
511 DSP Absolute Timing
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
512 SCL and SDA Timing
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
513 Start and Stop Conditions Timing
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
61 Typical TAS5076 Application
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
62 TAS5076 Serial Audio Port—Slave Mode Connection Diagram
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
63 TAS5076 Serial Audio Port—Master Mode Connection Diagram
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .