- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄383840 > ST92R195C ROMLESS HCMOS MCU WITH ON-SCREEN-DISPLAY AND TELETEXT DATA SLICER PDF資料下載
參數(shù)資料
| 型號： | ST92R195C |
| 英文描述： | ROMLESS HCMOS MCU WITH ON-SCREEN-DISPLAY AND TELETEXT DATA SLICER |
| 中文描述： | 無ROM HCMOS微控制器屏幕顯示和圖文電視數(shù)據(jù)限幅器 |
| 文件頁數(shù)： | 173/208頁 |
| 文件大?。?/td> | 2312K |
| 代理商： | ST92R195C |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁當前第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁
173/208
ST92R195C - VPS & WSS SLICER
VPS & WSS SLICER
(Cont’d)
VPS/WSS CONTROL REGISTER (VPSWSSCR)
R249 - Read/Write
Register Page: 6
Reset value: 0000 0000 (00h)
Bit 7 =
ENCELL:
VPS/WSS enable
.
0 : WSS/VPS disabled (reset condition)
1 : WSS/VPS enabled
Bit 6 =
VCRWIN:
When this bit is set, the line se-
lect window for VPS becomes three lines wide (15-
17) while the line select for WSS becomes four
lines wide (21-24). The four lines are required due
to the uncertainty of the line number from a VCR
source and the repeated WSS signal found on
both lines 22 and 23.
When the bit is reset, VPS is active only on line 16
and WSS is active only on line 23.
Bit 5 =
BIASWIN:
Bias Window
is a control bit
used to keep the WSS and VPS bias window open
during the entire line. When set, the window is ac-
tive during the run-in and the data periods. This
feature may be used during poor signals or as a
backup due to leakage and noise problems on the
IC.
When reset, the window is defin
ed only for the run-in clock.
Bit 4 =
VW_EN
:
Clock Generating Unit Enable Bit
0: No clock is provided to the VPS/WSS slicer unit.
1: The VPS/WSS clock is provided by the Digital
Clock Generating Unit based on the 48.56 MHz
issued by the TXT frequency multiplier.
Note:
This bit is valid only when the SLIEN bit of
the SLCCR register is set (refer to the Timing and
Clock Controller Chapter), i.e. when the PLL is en-
abled.
Bit 3 =
WINDLY
:
Window Delay Bit
This bit is common to VPS and WSS. Due to the
large range of signals in VPS mode (data start be-
tween 11ms and 14ms) the window which allows
to adjust the slicing level during the run-in clock
cannot be the same for early and late signals. This
bit has to be controlled to get a proper bias window
in VPS.
0: Run-in bias window defined for standard & too
late data (VPS data start between 12.35ms and
14ms).
1: Run-in bias window defined for too early data
(VPS data start between 11ms and 12.65ms)
Note:
This bit has no influence on WSS bias win-
dow.
Bit 2:0 Reserved bits.
DUPLICATE WSS STATUS AND DATA REGIS-
TER (WSSDS3R)
R250 - Read Only/Reset by writing
Register Page: 6
Reset value: 0000 0000 (00h)
Bit 7 = Reserved.
Bit 6 =
NWDATWS2:
New data
in all three data
registers. Data will be written into this register with
or without bi-phase errors. The error bit for each
byte of data should be checked to validate any da-
ta. Reset by writing any value to this register or by
the leading edge of WSS Window, that initiates a
new acquisition.
Bit 5 =
VFRMWSS2:
Valid Framing code for WSS.
This bit is set when the framing code is error free.
Reset by the end of WSS window.
Bit 4 =
GP1ERF2
: This bit is set when any of the
Group 1 bits (WSS3-0) are received with a bi-
phase error.
Bit 3:0 =
WSS2[3:0]:
WSS Aspect Ratio Bits
7
0
EN-
CELL
VCRW
IN
BIAS-
WIN
VW_
EN
WIND-
LY
0
0
0
7
0
x
NWDAT
WS2
VFRMW
SS2
GP1ERF2- WSS2(3) WSS2(2) WSS2(1) WSS2(0)
相關PDF資料 |
PDF描述 |
|---|---|
| STA003 | MPEG 2.5 LAYER III AUDIO DECODER |
| STA10 | ASIC |
| STA351A | General Purpose Sink Driver Array |
| STA352A | General Purpose Source Driver Array |
| STA474A | H-bridge Motor Driver Array |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| ST92T141K4B6 | 功能描述:8位微控制器 -MCU OTP EPROM 16K SPI RoHS:否 制造商:Silicon Labs 核心:8051 處理器系列:C8051F39x 數(shù)據(jù)總線寬度:8 bit 最大時鐘頻率:50 MHz 程序存儲器大小:16 KB 數(shù)據(jù) RAM 大小:1 KB 片上 ADC:Yes 工作電源電壓:1.8 V to 3.6 V 工作溫度范圍:- 40 C to + 105 C 封裝 / 箱體:QFN-20 安裝風格:SMD/SMT |
| ST92T141K4M6 | 功能描述:8位微控制器 -MCU OTP EPROM 16K SPI RoHS:否 制造商:Silicon Labs 核心:8051 處理器系列:C8051F39x 數(shù)據(jù)總線寬度:8 bit 最大時鐘頻率:50 MHz 程序存儲器大小:16 KB 數(shù)據(jù) RAM 大小:1 KB 片上 ADC:Yes 工作電源電壓:1.8 V to 3.6 V 工作溫度范圍:- 40 C to + 105 C 封裝 / 箱體:QFN-20 安裝風格:SMD/SMT |
| ST92T163R4T1 | 功能描述:8位微控制器 -MCU OTP EPROM 20K USB/I2 RoHS:否 制造商:Silicon Labs 核心:8051 處理器系列:C8051F39x 數(shù)據(jù)總線寬度:8 bit 最大時鐘頻率:50 MHz 程序存儲器大小:16 KB 數(shù)據(jù) RAM 大小:1 KB 片上 ADC:Yes 工作電源電壓:1.8 V to 3.6 V 工作溫度范圍:- 40 C to + 105 C 封裝 / 箱體:QFN-20 安裝風格:SMD/SMT |
| ST92T196/JAP | 制造商:STMicroelectronics 功能描述: |
| ST92T96N9B1/AIN | 制造商:STMicroelectronics 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復。